vhdl赋初值

你的程序里面a,b都只是1bit的2进制数，不是1就是0，但是你要给a,b赋值分别为167.7和1677.2 ，而且都还带有小数点，不知道你想做什么。给a,b赋值的话，写个testbench,相当于模拟一个上位端。然后做仿真就行了。

library ieee

use ieee.std_logic_1164.all

use ieee.std_logic_arith.all

use ieee.std_logic_unsigned.all

entity simtop is

end simtop

architecture beheav of simtop is

signal S_c : std_logic

component kongzhi

port(a:in std_logic

b:in std_logic

sel:in std_logic

c:out std_logic)

end component

begin

kongzhi_inst : kongzhi

port map(

a =>'1' ,

b =>'0' ,

sel =>'0' ,

c =>S_c

)

end beheav

大体就这么个意思，能力有限，见谅。

1，在你的process进程语句内，加一句，使信号（例如：d0）的当前值赋值给d0。这个d0就会随着你信号的变换而变化了。

2或者你定义一个状态么。令这个信号的初始状态为你想要的值就行了呗。

例如。signal ：state ：d0：= xxx；

---