后端设计文件类型

1、ddc文件：由逻辑综合生成。用于在synopsys工具的后端设计，即使用在ICC2/ICC。包含Gate-level netlist、constraint.sdc和scan_def.def文件。

2、def文件：design exchange file。是各大EDA进行数据交互的文件格式。由DC（Design Compiler）生成。包含scan_chain的布局信息。要在ddc文件生成之前生成。

3、.lib &.db: All Synopsys tools use db file as library. All Cadence tools just use lib file as library

5、milkway库：

milkyway是后端设计时创建的库，包含tf文件/plib，reference_library，logical library，TLU plus。

参考文档：产生Milkyway参考库 - 豆丁网Docin https://www.docin.com/p-226356975.html

6、link library：用来实例化netlist 中的元件

target library：只有基本逻辑门（std cell、IO pads、macros）

7、lef文件尺则：library exchange file库交换文件。

描述库单元的物理属性，包括端口位置、层定笑敬义和通孔定义。它抽象了单元的底层几何细节，提供了足够的信息，以便允许布线器在不对内部单元约束来进行修订的基础上进行单元连接。包含了工艺的技术信息，如布线的层数、最小的线宽、线与线之间的最小距离以及每个被选用cell，BLOCK，PAD的大小和pin的实际位置。cell，PAD的这些信息由厂家提供的LEF文件给碰困慎出，自己定制的BLOCK的LEF文件描述经ABSTRACT后生成，只要把这两个LEF文件整合起来就可以了。[1]

8、GSR文件

9、spef文件：为数字后端实现后抽取RC用来跑STA的spef文件

原文链接：https://blog.csdn.net/hepiaopiao_wemedia/article/details/88696213

GDSII：

它是用来描述掩模几何图形的标准，是二进制格式，内容包括层和几何图形。

CIF：

(Caltechintermediate format)，叫caltech中介格式，是另一种基本文本的掩模描述语言。

LEF：

(Library exchangeformat)，叫库交换格式，它描述了库单元的物理属性，包括端口位置、层定义和通孔定义。它抽象了单元的底层几何细节，提供了足够的信息，以便允许布线器在不对内部单元约束来进行修订的基础上进行单元连接。它包含了工艺的技术信息，如布线的层数、最小的线宽、线与线之间的最小距离以及每个被选用cell，BLOCK，PAD的大小和pin的实际位置。cell，PAD的这些信息由厂家提供的LEF文件给出，自己定制的BLOCK的LEF文件描述经ABSTRACT后生成，只要把这两个LEF文件整合起来就可以了。

DEF：

(Design exchangeformat)，叫设计交换格式，是ASCII格式的文件，它描述的是实际的设计，对库并基单元及它们的位置和连接关系进行了列表，使用DEF来在不同的设计系统间传递设计，同时又可以保持设计的内容不变。DEF与只传递几何信息的GDSII不一样。它可以将设计的逻辑信息和物理信息传递给布局布线工具。逻辑信息包括逻辑连接游蔽悄关系（由网表表示）、grouping信息以及物理约束。物理信息包括布局规划、布局位置及方向、绕线几何数据。

SDF：

(Standard delayformat),叫标准延时格式，是IEEE标准，它描述设计中的时序信息，指明了模块管脚和管脚之间的延迟、时钟到数据的延迟和内部连接延迟。

SDC：

(Synopsys delayconstraint)，叫Synopsys延时约束文件。

DSPF、RSPF、SBPF和SPEF：

DSPF（detailed standard parasitic format），叫详细标准寄生格式，属于CADENCE公司的文件格式。

RSPF（reducedstandard parasitic format），叫精简标准寄生格式，属于CADENCE公司的文件格式。

SBPF（synopsys binary parasitic format），叫Synopsys二进制寄生格式，属于SYNOPSYS公司的文件格式。

SPEF（standard parasitic exchange format），叫标准寄生交换格式，属于IEEE国际标准文件格式。

以上四种文件格式都是从版图中提取出来的寄生RC信息，是在寄生参数提取工具与时序验证工具之间传递RC信息的文件格式。

ALF：

(Advanvedlibrary format)，叫先进库格式，是一种用于描述基本库单元的格式，它包含电性能参数。

PDEF：

(Physical designexchange format)，叫物理设计交换格式。它是SYNOPSYS公司用在前端和后端工具之间传递信息的文件格式。描述了与单元层次分组相关的互连信息。这种文件格式只有在使用SYNOPSYS公司的Physical Compiler工具神渣才会用到，而且130 nm以下工艺基本都会用到该工具。

BGA：Ball grid array，球栅唯穗阵列或焊球阵列封装技术，自提出以来发展迅速并成为主流的封装工艺之一。它是一种高密度表面装配封装技术，在封装底部，引脚都成球状并排列成一个类似于格子的图案，由此命名为BGA。

关于BGA封装

BQM: Build Quality Metrics, ANSYS提出的一种评估方法。

Achieving a Predictable SignOff in 7nm

In a wider context, assessing power integrity in the design flow starts at the power planning stage, in which grid quality is analyzed through BQM (Build Quality Metrics) approach.

CMP：Concurrent Macro and std Placement, Innovus/ICC2可以在place阶段调陪山昌用的 mixed placer engine，可以同时自动摆放macro和std cell。

CMP: Chemical and Mechanical Polishing ，化学机械抛光，是提供超大规模集成电路(ULSI)制造过程中表面平坦化的一种新技术，于1965年首次由美国的Monsanto提出，最初是用于获取高质量的玻璃表面。CMP技术具有独特的化学和机械相结合的效应，是在机械抛光的基础上，根据所要抛光的表面，加入相应的化学试剂，从而达到增强抛光和选择性抛光的效果。CMP技术是从原子水平上进行材料去除，从而获得超光滑和超低损伤表面，该技术广泛应用于光学元件、计算机硬盘、微机电系统、集成电路等领域。

MSB: Most Significant Bit, 最高有效位.

LSB: Least Significant Bit, 最低有效位.

在二进制数中，MSB是最高加权位。与十进制数字中最左边的一位类似。通常，MSB位于二进制数的最左侧，LSB位于二进制数的最右侧。

ELPG: Engine level power gating.

BLPG: Block level power gating.

一般是由ELPG controller发出控制芦扒信号给BLPG controller，再由BLPG controller发出sleep_en 信号给power switch cell。

CPF: common power format，低功耗设计文件，指定多电压域及power gating等信息。

UPF: Unified Power Format，是Synopsys公司提出的一种对芯片中电源域设计进行约束的文件格式。

PST: Power State Table, 在 Power Switch 插入以后，需要对电压域的有效电压，以及不同电压域之间的关系进行设置，同时建立电压分布及关断的情景（scenarios），可以用于静态电压分析、仿真等。

Lib：liberty interchange format，描述工艺库中cell的时序和功耗信息的文件

Lef：Library exchange format，描述std cell的物理信息，包括形状，尺寸，出pin的位置及金属层，不可布线区域OBS等。

SDF：standard delay format，标准延时文件，用于反标回前端仿真工具进行后仿

Spef：standard parasitic exchange format，标准寄生交换格式文件，EDA工具间传递互连线寄生参数的标准媒介文件。

AWP: advance waveform propagation, PT中的开关，提升signoff 准确度。

DMSA: 分布式的多场景分析 , distributed multi scenarios analysis, PT提供的多scenario的分析。

WNS：worst negative slack， 最差的slack值，表征芯片的最差性能。

TNS：total negative slack， 所有负的slack值之和，表征芯片的一个性能范围。

NVP: Number of violated Path。时序报告中违例的路径数目。

OCV：on chip variation，片上工艺偏差。

CRPR/CPPR：clock reconvergence pessimism removal / common path pessimism removal，考虑了ocv的时序分析过程中，需要对common path上的悲观度进行剔除。

CCD：concurrent clock and data，在时序优化的过程中使用useful skew向前级或后级借timing。

MMMC：Multi mode multi corner，多种工作模块多种工艺角组合下进行timing等check。

DCD：Duty Cycle Distortion，即时钟不对称，时钟的脉冲宽度发生了变化。DCD会吞噬大量的时序裕量，造成数字信号的失真，使过零区间偏离理想的位置。DCD通常是由信号的rise delay和fall delay不平衡而造成的。

MPW: Min Pulse Width，最小脉冲宽度。时钟信号的脉宽如果太小会引起两个问题：

1）时序单元无法正常工作

时钟信号高低电平的最小脉宽至少要大于等于建立时间与保持时间所需要的时间，否则时序单元无法正常工作。

2）任何信号的脉宽都不能太小，否则在组合逻辑路径的传播过程中会慢慢削弱而失真。

对应的SDC命令：

set_min_pulse_width -high 1.5 [all_clocks]

set_min_pulse_width -low  1.0 [all_clocks]

1

2

MSMV: Multi-Supply Multi-Voltage （多电源多电压）

PSO：Power Shut Off （电源关断）

SRPG：State Retention Power Gating（状态保持电源门控）

RDL：Redistribution layer，用在flip chip封装中。

OD：Oxide氧化层，或指有源区。

GDS：Graphic Data System，设计的版图文件，目前是第二代GDS，一般也会写作GDSII，已经成为业界的标准格式。

RSF：Run-Set-File，物理规则描述文件，用于对GDS版图进行检查。在过往常用的工艺里边，大部分的RSF都是基于Calibre的SVRF（Standard Verification Rule Format）、TVF（Tcl Verification Format）语法格式的。

OASIS：随着工艺节点的越来越小，芯片的GDS数据量越来越大，为了便于文件传输，产生了OASIS（Open Artwork System Interchange Standard）格式，文件更小传输更便捷，也是SEMI力推的下一代版图数据格式，用于替代已经服役30多年的GDS格式。

NDR：Non default routing rule， 非默认绕线规则。一般用于设置clock时钟走线的规则，如w2s2，即两倍线宽两倍间距。

ICG: Integrated Clock Gating

itf：interconnect technology format，RC寄生模型文件，用来计算互连线RC。

GRC：Global Routing Cell，在global routing阶段，以GRC为最小单位来安排走线。

POC:power on control，控制IO上电。

SSO：Simultaneous Switching outputs，即允许同时切换的信号 IO 的数量。

多个信号 IO 同时切换时，因更多电流流过 pad ring，在PG IO 的 bonding wire 及片外引线上的电感上，产生 Ldi/dt 的压降。也即 ssn，同时切换噪声。主要是会引起地d，即 ground bounce。

避免sso 有很多方法。如增加供给pad 用的电源IO 数量，采用double bonding 或triple bonding，采用 slew rate control 的 IO，避免把 pad 电源 IO 放在 corner 上（corner 处 bonding wire 引线最长，L 最大）等。

LPP：Low Power Placement

Move cells closer to shorten non-clock high-activity nets

GLPO：Gate Level Power Optimization，通过门级优化降低功耗

Downsize：对高翻转率net的扇出cell downsize，减小负载电容

Pin swapping：将高翻转率net连接到低电容pin

HFNS：high fanout net synthesis，在综合和place阶段进行的 *** 作，即向大扇出的net插入buffer，以增加驱动能力，减小负载，消除逻辑DRC问题（如max_transition）。

HCTS: 目前理解就是传统的H-tree 结构

MPCTS: Multi point Clock Tree Synthesis

原文链接：https://blog.csdn.net/qq_36480087/article/details/111225266

---