VHDL语言编程用什么编译软件

VHDL语言是用来描述硬件的语言，通常用于CPLD和FPGA的硬件程序设计

VHDL语言的编译环境可由所用芯片厂商提供，如ALTERA公司的QuartusII等软件，还可由第三方综合软件来进行编译如Synplify等。

一般一些嵌入式系统设计，fpga设计，等书籍里有相关的介绍

在行为级抽象建模的覆盖范围方面软语言比VHDL略差一些。

FPGA的硬件描述语言VHDL，超高速集成电路硬件描述语言，符合美国电气和电子工程师协会标准，利用一种和数字电路基本知识结合较密切的语言来描述数字电路和设计数字电路系统。

为适应实际数字电路的工作方式，VHDL以并行和顺序的多种语句方式来描述在同一时刻中所有可能发生的事件，因此VHDL程序执行方式与其他语言不同。

它不是按顺序一条一条执行每一条语句，而是有并行执行的语句同时也有按顺序执行的语句要求数字电路设计人员摆脱一维的思维模式，以多维并发的思路来完成VHDL的程序设计。

扩展资料

软件语言和VHDL的共同点

1、能形象化地抽象表示电路的结构和行为。

2、支持逻辑设计中层次与领域的描述。

3、可借用高级语言的精巧结构来简化电路的描述。

4、具有电路仿真与验证机制以保证设计的正确性。

5、支持电路描述由高层到低层的综合转换。

6、硬件描述与实现工艺无关。

7、便于文档管理，易于理解和设计重用。

参考资料来源：百度百科—vhdl

---