FPGACPLD的烧写次数有限制没？

老式的CPLD如

MAX7000

系列等是有烧写限制的，大概在100次左右。

新式的CPLD虽然号称次数增加了，但实际上由于其FLASH的工艺，可靠的烧写也是在100次左右。

而FPGA却不一样，它是基于SRAM工艺的，几乎可以和你的内存是一样的读写次数寿命，对于编程修改这样的次数，几乎是没有限制的。

首先在Altera中打开工程->processing菜单下 start compilation->tool菜单下programmer ->新窗口中 add files 添加你工程目录下编译后的.pof文件->program/configur 下打钩 ->mode选JTAG ->点击左上角的Hardware setup ，选择你已经安装好驱动的usb blaster ->点击start

你先照着做一下

CPLD程序写在CPLD芯片中。用户可以把编译好的CPLD程序通过专用的CPLD程序烧写器烧写到CPLD芯片中,从而实现程序设计的数字逻辑功能。CPLD是在PLD器件基础上发展起来的数字逻辑器件，PLD是指Programmable logic device，即可编程逻辑器件。

CPLD是complex programmable logic device，即复杂可编程逻辑器件。用户可以把编译好的CPLD程序通过专用的CPLD程序烧写器烧写到CPLD芯片中，从而实现程序设计的数字逻辑功能。所以CPLD可以通过编写特定逻辑的硬件程序，代替分立的数字逻辑芯片实现各种数字逻辑的功能。

---