程序下到FPGA不能正常工作

你的时序有问题。而且驱动AD的信号速度要符合AD芯片的标准。FPGA的工作速度可以远远高于AD采样芯片的工作速度，如果不同步，就会造成FPGA逻辑模块出现异常的情况而无法执行，也就是说状态机运行到了无法继续转移状态的类似于死机的状态。

因为，只要复位就可以正常采样几次，多半都是这类问题。再好好查查吧。应该没什么大问题

建议如下：

1、掌握必要的理论知识，如leshen750所说部分；

2、理清思路，在做C语言的时候你可以单纯当作程序来看，至于FPGA的程序，建议把它看做实际的数字电路就好理解了，比如说一个module你就可以看出一个实际的器件（实际就是电路模块），而对于if-else则是判断电路，所以其需要一步步判断，case的话则相当于选通电路。有了这些概率再加以modelsim、questsim等仿真软件你就好理解了。其实，设计数字电路都是写verilog代码。仅能表达这么多，重在理解！

---