FPGA综合问题

呵呵，你说的写代码，仿真，这部分还是在RTL行为级做的。

但你的RTL代码在下载到板子上这个过程之前，要做一个综合、布局、布线，按照FPGA的要求，综合成电路，然后讲bit流文件下到FPGA开发板上

一句话，你下板子之前，肯定得综合，只是这部分你做的很快（可能电路比较小，综合很快）。

其实综合后还有一个指标，你的电路能跑多少M，其实也是评价你电路的一个指标，关系到timing。当你的设计复杂了你就明白了。

谢谢，有问题在联系~~~~~

你要下载，肯定得生成可以下载到板子里的一种文件，比如bit流等，肯定就包含综合这个步骤，只是很快，你看看你软件界面上，有没有synthesize这个选项（肯定有），还有布局步线（map等）。

谢谢，有问题在联系

FPGA是一种门电路阵列，里面有相当多的与非门，编译装置会根据你所设计的图纸隐岁游生成熔丝文件，硬件在一定的编程脉冲驱动下，会根据熔丝文件自动配置与非门，最终实现雀乎你灶销所要的逻辑效果。

---