TTL做拉电流负载的问题

1。TTL引脚悬空的时候是否可以认为高电平？
答：不能。
2。TTL引脚通过1M电阻接5V是否为高电平？
答：可以，但电阻有点大，最好10K~47K
3。TTL做拉电流负载的时候，如何计算扇出系数？
答：3V/负载电阻，30mA以内。
3。假设TTL器件输入高电平电流为40uA，接多大的电阻到高电平可以认为是输入高电平？
答：同二。
4。假设TTL器件输入高电平电流为40uA，接20K上拉电阻到5V，可以驱动多少这样的门。只管拉电流德情况。
答，实际中最多8个TTL门。
TTL引脚悬空的时候不能认为高电平，它会漂移的，是不稳定的高电平。

你好！看看这些知识，也许对你有帮助！浅谈上下拉电阻的作用上下拉电阻：
1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为35V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，以提高输出的高电平值。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗， 提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括:
1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑
以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理
电阻的具体取值怎么计算的？
上拉电阻是不是应该是接Vcc再接电阻，然后接到管脚上的？
一般上下拉的电阻取值都有个特定的范围,不能太大,也不能太小都在几K到几十K之间吧,具体的还要看电路要求
至于接法,上拉电阻简单来说就是把电平拉高，通常用47－10K的电阻接到Vcc电源，下拉电阻则是把电平拉低，电阻接到GND地线上。所以是接电源或者接地,再接到需要拉高或者拉地电平的节点上的
一般说来，不光是重要的信号线，只要信号在一段时间内可能出于无驱动状态，就需要处理。
比如说，一个CMOS门的输入端阻抗很高，没有处理，在悬空状况下很容易捡拾到干扰，如果能量足够甚至会导致击穿或者闩锁，导致器件失效。祈祷输入的保护二极管安全工作吧。如果电平一直处于中间态，那输出就可能是不确定的情况，也可能是上下MOS都导通，对器件寿命造成影响。
总线上当所有的器件都处于高阻态时也容易有干扰出现。因为这时读写控制线处于无效状态，所以不一定会引起问题。你如果觉得自己能够接受的话也就将就了。但是这时你就要注意到，控制线不能悬空，不然……
TTL电路的输入端是一个发射极开路引出的结构，拉高或者不接都是高电平，但是强烈建议不要悬空不接。
上拉还是下拉？要看需要。一方面器件可能又要求，另一方面，比如总线上两个器件，使能控制都是高有效，那么最好下拉，否则当控制信号没有建立的时候就会出现两个冲突，可能烧片。如果计算机总线上面挂了一个D/A，上电复位信号要对它清零或者预置，那么总线可以上下拉到你需要的数字。
至于上下拉电阻的大小，这个情况就比较多了。CMOS输入的阻抗很高，上下拉电阻阻值可以大一些，一般低功耗电路的阻值取得都比较大，但是抗干扰能力相应比较弱一些。
很多场合下拉电阻取值比上拉电阻要小，这个是历史遗留问题。如上面所说，TTL电路上拉时输入3集管基射反偏，没有什么电流，但是下拉时要能够使得输入晶体管工作，这个在TTL的手册中可以查到。
也是为了这个历史遗留问题，有些CMOS器件内部采用了上拉，这时它会告诉你可以不处理这些管脚，但是这时你就要注意了，因为下拉再用10K可能不好使，因为也许内置的20K电阻和外置的10Ｋ把电平固定在了1V左右。
有时候你会看到150欧姆或者50欧姆左右的上下拉电阻，尤其是在高速电路中会看到。
150欧姆电阻下拉一般在PECL逻辑中出现。PECL逻辑输出级是设计开路的电压跟随器，需要你用电阻来建立电压。
50欧姆的电阻在TTL电路中用的不多，因为静态功耗实在是比较大。在CML电路和PECL电路中兼起到了端接和偏置的作用。
CML电路输出级是一对集电极开路的三极管，需要一个上拉电阻来建立电平。这个电阻可以放在发送端，那么接受端还需要端接处理，也可以放到接受端，这时候端接电阻和偏置电阻就是一个。PECL电路结构上就好像CML后面跟了一个射极跟随器。
OC门也使用上拉电阻，这个和CML有一点相像，但是还不太一样。CML和PECL电路中三极管工作在线形区，而普通门电路和OC/OD门工作在饱和区。OC/OD门电路常用作电平转换或者驱动，但是其工作速度不会太快。为什么？在OC/OD门中，上拉电阻不能太小，否则功耗会很大。而一般门的负载呈现出一个电容，负载越多，电容越大。当由高到低跳变时，电容的放电通过输出端下拉的MOS或者Bipolar管驱动，速度一般还是比较快的，但是由低到高跳变的时候，就需要通过上拉电阻来完成，R大了几十甚至上百倍，假设C不变，时间常数相应增加同样的倍数。这个在示波器上也可以明显的看出：上升时间比下降时间慢了很多。其实一般门电路上拉比下拉的驱动能力都会差一些，这个现象都存在，只不过不太明显罢了？
在总线的上下拉电阻设计中，就要考虑同样的问题了：总线上往往负载很重，如果你要电阻来提供一些值，你就必须保证电容能通过电阻在一定时间内放电到可接受的范围。如果电阻太大，那么就可能出错。
PLD可编程上下拉，还有总线保持也相当于上下拉，可以省去外接电阻。但是有一些麻烦。
一般输入端才需要上下拉，假设器件10K是一个可行的值，那么10个元件并联会等效有多大的输入上拉电阻？1K。
也就是说，如果你想给信号线预置一个低电平，可能需要200欧姆的外置下拉电阻。这种情况下，如果还有一个3门驱动这个信号，高电平的时候需要扇出15mA左右的静态电流，有点太大了。这就是附加的负载效应。
如果两个器件一个上拉一个下拉，当一个3态门驱动，输出3态时会怎么样？电平15V左右，两个门处于不高不低的状态，预置电平的目的没有达到，而且可能诱发震荡，对器件寿命造成影响。
内置上下拉电阻使得设计可靠的电路复杂性增加了，一个不留神就可能留下隐患，而且很难分析，使用中要非常非常小心。如果能够外接电阻，尽量还是少采用内置上下拉或者总线保持的门电路吧。
电阻的上拉与下拉
在网上看到一些对电阻的上拉和下拉不太明白的，输入端的上拉及下拉非常简单但也非常重要。
上拉：通过一个电阻对电源相连。下拉：通过一个电阻到地。
上下拉一般有两个用处：提高输出信号的驱动能力、确定输入信号的电平（防止干扰）。
用过8051的都知道CPU的I/O上通常接有排阻（上拉到5V），这里主要是为了提高输出驱动能力的。因为8051的CPU不是标准的I/O口，输出为低电平时可以吸收均20mA的电流，但输出为高的时候是通过内部一个很大的电阻上拉的，输出高电平时驱动能力很差，所以就通过外部上拉来提高电平输出驱动能力。
一般一个三极管的基极都有两个电阻，一个限流一个上拉或下拉，此处的上下拉主要为了确定输入信号的电平。其实目标是为了防止干扰，因为器件的输入接口一般内阻都很大，很容易受干扰。接一个上下拉电阻其实也就是降低了输入阻抗，提高了抗干扰能力。
一般元器件不用的输入口通要求接上拉或下拉电阻。注意，不用的输出接口就不要接东西了。
拉电流和灌电流就是从芯片外电路通过引脚流入芯片内的电流,区别在于吸收电流是主动的，从芯片输入端流入的叫拉电流,灌入电流是被动的,从输出端流入的叫灌入电流。
上拉和下拉的区别是一个为拉电流，一个为灌电流
一般来说灌电流比拉电流要大
也就是灌电流驱动能力强一些
当逻辑门输出端是低电平时，灌入逻辑门的电流称为灌电流，灌电流越大，输出端的低电平就越高。由三极管输出特性曲线也可以看出，灌电流越大，饱和压降越大，低电平越大。逻辑门的低电平是有一定限制的，它有一个最大值UOLMAX。在逻辑门工作时，不允许超过这个数值，TTL逻辑门的规范规定UOLMAX ≤04～05V。
当逻辑门输出端是高电平时，逻辑门输出端的电流是从逻辑门中流出，这个电流称为拉电流。拉电流越大，输出端的高电平就越低。这是因为输出级三极管是有内阻的，内阻上的电压降会使输出电压下降。拉电流越大，高电平越低。逻辑门的高电平是有一定限制的，它有一个最小值UOHMIN。在逻辑门工作时，不允许超过这个数值，TTL逻辑门的规范规定UOHMIN ≥24V。
由于高电平输入电流很小，在微安级，一般可以不必考虑，低电平电流较大，在毫安级。所以，往往低电平的灌电流不超标就不会有问题，用扇出系数来说明逻辑门来同类门的能力。扇出系数No是低电平最大输出电流和低电平最大输入电流的比值
对于标准TTL门，NO≥10；对于低功耗肖特基系列的TTL门，NO≥20

利用六反相器CD4069测量逻辑门电路的时延参数。将CD4069中的六个非门依次串联连接，在输入端输入250KHz的TTL信号，用双踪示波器测总的延时，计算每个门的平均传输延迟时间的tpd的值。</p> <p></p>
在数字电路中TTL与非门的多余的输入端应如何处理？有几种方法？
TTL与非门在使用时如果有多余端子不用一般不应悬空，有以下处理方式：
1将其经1~3千欧电阻接正电源正端
2接高电平VH
3与其他信号输入端并接使用
PS:或非及或门电路的多余输入端子应接低电平。与门其输入端子必须接低电平
TTL与非门电路参数中的扇出系数,是指该门电路能驱动什么的电路数量
门电路的扇出系数是指该门电路驱动同类器件的数量，例如一路74HCT00的最大输出驱动电流可达20mA，而同型号器件每一路的最大输入电流却只有零点几μA，那么它的扇出系数之大就可想而知了。
为什么TTL与非门输入端悬空相当于接高电平实际电路中,闲置管脚应如何处理
实际电路中，与非门、与门闲置的输入端管脚应接到高电平（即通过电阻接到电源正电压），或非门、或门闲置的输入端管脚应接到低电平（即通过电阻接到电源地）。
TTL与非门电路多余输入端的处理方法
1、CMOS与非门电路多余输入端的处理
与非门电路的逻辑功能是输入信号只要有低电平．输出信号就是高电平．
只有当输入信号全部为高电平时．输出信号才是低电平。所以某输入端输入电平为高电平时．对电路的逻辑功能并无影响．即其它使用的输入端与输出
端之间仍具有与或者与非逻辑功能。这样对于CMOS与门、与非门电路的多余输入端就应采用高电平,即可通过限流电阻接电源。
2 TTL与非门电路多余输入端的处理
对于TTL 与非门，只要电路输入端有低电平输入，输出就为高电平．只有输入端全部为高电平时．输出才为低电平。根据其逻辑功能．当某输入端外接高电平时耐其逻辑功能无影响．根据这一特点应采用以下四种方法
1、将多余输入端接高电平．即通过限流电阻与电源相连接。
2、根据TTL门电路的输入特性可知，当外接电阻为大电阻时．其输入电压为高电平。这样可以把多余的输入端悬空．此时．输入端相当于外接高电平。
3、通过大电阻到地，这也相当于输入端外接高电平。
4、当TTL门电路的工作速度不高．信号源驱动能力较强．多余输入端也可与使用的输入端并联使用。
TTL与非门电路芯片有关引脚规定接1电平,在实际电路中为什么不能悬空而必须接vcc
TTL电路输入允许悬空，悬空是高电平；CMOS电路输入不允许悬空，因为悬空时电平不确定。
对于TTL，实际电路中不悬空一般有以下目的：
1、悬空时，抗干扰能力稍差。
2、悬空时，更换CMOS器件时，电路不能通用。

电路设计的可靠性

转自：北大未名站BBS

整理：段长亮

在系统方案设计时应遵循如下原则：

1 简化方案

系统的可靠性是由组成系统的各个单元直到每个元件的可靠性决定的，所以应该尽量提高元器件或独立单元的可靠性。 从失效率的角度, 系统的失效率是其所有组成元件的总和, 避免一个元件失效的最好方法是在系统中省去这个元件。所以, 只要能满足系统的性能和功能指标，就尽可能地简化系统结构。当然，如果某种附加有利于提高系统可靠性, 则是必要的, 例如抗干扰设计、容错设计、雍余设计等。

2 避免片面追求高性能指标和过多的功能

随著技术的发展, 产品的性能和功能 应该是越来越强的，但在一定阶段内和力所能及的技术条件下，应注意协调高指标 与可靠性的关系。如果给系统定下过高的指标，势必使系统复杂化, 一方面使用过多的元器件, 直接降低了系统的可靠性；另一方面增加了设计中的不合理、不可靠隐患的机 会。

3 合理划分软硬件功能

这是微机化仪表特有的问题，由于微机的参与，软件在 数据处理、逻辑用分析、通信和分时处理等方面具有硬件难以比 拟的功能，而且软件在通过实践的验证后, 就不存在失效性的问题。在方案设计时, 能够方便地用软件完成的功能一定要坚决地贯彻“以软代硬＂的原则。另一方面就微机化仪表而言, 功能再强大的软件也需要硬 件的支持, 如果软件担负的任务过多, 既增加开发的难度又 不易保证软件的可靠性。所以需要合理地划分软硬件功能, “ 以软 代硬”至少要在CPU 时间资源允许的 前提下进行。现在有很多可编程的集成芯片, 一方面简化了硬件电路，提高了其可靠性 , 另一方面又促成了更进一步“以软 代硬＂的可能。微机化仪表是由软件和硬件构成的，两者必然相辅相成, 不能偏废任何 一方。

4 尽可能用数字电路代替模拟电路 数字电路稳定性好、抗干扰能力强、可标准化设计、易于器件集成制造。数字式集 成电路代替模拟式是电子技术发展

的 一个趋势。另外, 还要尽可能多地采用集成芯片且集成度越高越好，集成芯片密封性好 、机械性能好、焊点少, 其失效率比同样功能的分离电路要低得多。

5 变被动为主动 影响系统可靠性的因素很多，在发生的时间和程度上的随机性 也很大，在设计方案时, 对易遭受不可靠因素干扰的薄弱环 节应主动地采取可靠性保障措施，以免在问题发生时被动地应付。抗干扰技术和容错设 计是变被动为主动的两个重要手段。、元器件的合理选用

可以说, 系统的彻底失效都是以元器件的失效而告终的。所 以，在设计和研制微机化仪表时, 合理地使用元器件, 是保障系 统可靠性的基本技术。合理地使用一方面是指设计阶段, 根据应用条件，选择合适的器 件及其工作点; 另一方面是指研制阶段对 器件进行筛选，使用可靠的器件。下面讨论若干基本元器件的设计选用。

1 分离半导体器件的使用

在电路设计时, 对分离器件主要从电应力、工作频率、型号 互换等方面考虑。

(1)电压应力: 半导体器件均有其耐压的极限值 , 如三极管、极 限值等。 当所加的电压大于半导体器件的极限电压值时, 将会 出现瞬时击穿或永久性击穿, 前者引起器件电参数的变化，后者使之突发性失效。除明 显的设计和调试错误外，器件性能的分散 性、连锁反应、感性负载等都是造成器件意外击穿的因素

(2)电流应力: 器件所承 受的最大电流 。半导体器件工作时， 因其自身电阻的存在，必然产生热量，在温度和电流的综合作用下，器件内温度超过极 限将导致失效。与电流应力密切相关的因 素是工作温度，所以工作温度较高时, 应考虑降低器件的参数等级, 或者采取良好的散 热措施。对于功率器件, 功率、温度、散热始终是设计时必须综合考虑的因素。

(3)工作频率：由于PN 结的电容效应, 半导体器件有其工作频率的限制，一般多考虑 上限频率的影响，工作频率超过该极限 则器件的性能将下降甚至失效。另外也不亦用高频器件代替低频器件, 那样噪声系数将 增大。

(4)型号互换: 器件互换性有利于减少MTTR 指标。互换时主 要考虑参数的匹配, 如额定工作电压、电流、功率、工作频率范围等。同样功能的分离 电路

要低得多。

2 固定电阻和电位器

固定电阻和电位器可按照其制造材料分类，如合金型(线绕、 合金箔) 、薄膜型(碳膜、金属膜) 和合成型(合成实芯、合 成薄膜、玻璃釉) 等, 随着电子技术的发展，新型品种也不断出现。

在使用固定电阻和电 位器时, 应考虑下列事项:

(1)阻值稳定性: 电阻的阻值会因其材料的“老化”而变化, 这是个缓变的过程。电 阻值更经常地受温度的影响，因此 在精密电路中, 电阻的温度漂移系数是个重要指标。

(2)工作频率：当电阻工作在高 频时, 其工作参数受分布 电容、趋肤效应、介质损耗及引线电感等因素影响而变化。

(3)功率负荷: 当电阻器 件承受的功率超过额定值时, 将因 温度升高而失 效。电阻器的额定功率也是与温度关联的指标，如果工作温度高于指定的 温度, 则应适当降低额定指标使用。

(4)噪声 在设计微弱信号前置放大器时, 电阻的噪声系数是一个值得重视的指标。

在常见的电阻器件中, 碳膜、金属膜和精密合金箔电阻 的性能以次递增; 线绕电阻温度稳定性最好, 常用于精密测量仪器中。在实际电路设计时 , 应参考国家技术标准和生产厂家 提供的资料,

按照上述事项进行取舍。另外选用时还要考虑器件的体积、安装形式等因 素的影响。

必须注意的是, 电位器无 论是性能指标还是可靠性，都比同类的固定电阻要差很多，一般其失效率比固定电阻要 大10~100倍。所以, 在电路中尽量少用电位器，同时对某些可能因电位器失效造成严重故障的电路应采取相应的容错措施， 如开路、短路保护等。

3 电容器的选用

电容器根据其介质材料的不同可分为无机介质、有机介质和电解介 质三类，若考虑具体的材料则种类众多、性能各异，电容器的选用可从以下方面考虑。

(1)频率范围：电容器是工作在交流状态的，所以应首先考虑其频率特性。

电容器由 于自身电感、引线电感的影响，存 在一个固有的谐振频率。为保证其容抗特性，必须使工作频率小于该谐振频率; 另外， 介质的频率特性也限制其应用的上限 频率。没有工作高、低特性皆好的电容器，瓷、云母介质的电容器是高频段器件; 有机 高分子聚合物多为中频段器件; 电解介质电容工作在低频 段。

(2)容量稳定性: 温度和制造工艺会影响电容器容量的稳定性, 在频率谐振电路中, 对电容值的稳定性有较高的要求。在 高频段，云母介质优于瓷介质; 在低频段钽介质电容器优于铝电解电容

器；单就稳定性 而言, 聚苯乙烯电容器最好。

(3)噪声性能: 电容器的漏电将产生噪声, 对于低噪声电路的电容器要选用损耗角正 切值小的电

容器。常用的电解电容的噪声最大。

(4)电压负荷: 电容器承受直流电压的能力较强，但对于交流和脉动的电压则较弱, 一般随着频率的增大, 所能承受的额 定电压要下降。电解电容器、高分子聚合物电容器、无机介质电容器在这一指标上性能 递增。

(5)承受功率：对于用于电源滤波这类场合的电容器, 应该 考虑其承受功率负荷的问题, 当电流脉动较大时, 电容器的温度也会升高, 性能指标下 降, 最终导致被击穿失效。

电容器的选 用比电阻要复杂, 对电路性能和可靠性的影响也更直接更大。电容器的失效形式为漂移 、短路和开路等, 电容器的结构比电阻器复杂, 是失效率相对较高的器件。

4 集成芯片的选择

集成芯片随着微电子技术的发展，在品种、规模、性能和电性能参数等方面已达到了很高的水平，是电子电路中应用最 为广泛的器件。集成芯片是由成千上万个半导体单元在一块硅片上构成的电路，其专业化的设计充分考虑了电路的合理性和 可靠性，器件制造工艺先进、精密，所以集成芯片具有性能优越、稳定性好和分散性小等特点。另外，集成芯片封装紧密, 不易受环境的干扰。所以 由集成芯片构成的电路比相应的分离器件电路在性能和可靠性上具有无可比拟的优势, 在仪表设计时应优先考虑使用集成芯片。 集成芯片可分模拟和数字两

大类，具体品种繁多, 其选择应参考生产厂家提供的技术资料结合具体电路进行, 总的要求是外围器件的参数选择正确、整个电路工作在额定状态和条件下。

在选择集成芯片时, 除器件具体功能外, 还需要考虑以下具有普遍性的因素。

(1)数字器件: 电源电压范围、信号状态与电平阀值、关门电阻、扇出系数、最高工作功率、单门延时、噪声容限、工作温度范围、功耗及封装等。 速度和功耗是数字器件的两个硬指标, 在很大程度上决定器件的使用范围，高速低功耗也是与计算机的发展相适应的。 在通用的数字器件中, 74LS系列的TTL 器件具有较快的速度, 但功耗相对较大; CMOS器件的电源范围较宽，抗干扰性能好, 但 速度不如74LS 系列的快; 74HC 则兼顾两者的优点, 具有74LS 的高速和CMOS 的低功耗, 在各项性能指标上均优于74LS 系列, 可完全替代74LS 系列的器件。许多超大规模的集成芯片如CPU 、可编程I/O芯片等存在着不同工艺制造的同类芯片, 应优先选择其中低功耗的CMOS 类型。

(2)模拟器件: 单电源还是双电源供电及电压范围、功耗、输入电阻、输入信号电压幅值、输出电阻、输出功率、截止频 率、增益、共模抑制比、线性度、噪声系数、温度漂移以及封装等。 模拟芯片的重点是要保证其精度和稳定性, 而影响精度和 稳定性的因素很多, 所以选择模拟集成芯片的难度比数字器件的要大。因此，在电路设计时, 能够用数字器件代替模拟器件的地方就尽量选用数字 器件。

总体上在选用基本元器件时, 应遵守以下原则:

(1)对所要使用的元器件的品种、规格、型号及生产厂家等 因素进行比较，列出元器件优选清单。如有条件, 最好做到定点供应, 以减小器件性能的分散性。

(2)不仅要根据电路功能要求选用元器件，还要根据到器件的性能参数。在设计和选用中, 应保证器件工作在电气和环境条件的额定值内。

(3)尽可能压缩系统器件的品种、规格，提高元器件的复用率。 (4)优先选用功能强、可靠性高的大规模集成芯片

三 系统可靠性保障的其它问题

可靠性技术除了元器件选用和以后专门论述的电磁兼容性设计、故障自诊断和软件可靠性设计外，还有很多基本问题必 须考虑，限于篇幅及内容的涉及面,

仅在下面做以简单的介绍以提请注意。

1 热设计

在微机化仪表中，功率损失多以热能耗散的形式表现出来，当系统工作时, 内部的温度就会升高; 同时, 系统的环境温度也影响其内部温度。由于许多元器件的失效与温度有密切的关系，所以热设计的正确与否是影响系统工作稳定性和可靠性的主要因素之一。

热设计包括散热、加热和制冷三大方面，对电子电路，通常考虑的是散热问题。 (1)对功率器件 要根据其对散热面积的要求使用散热片，条件允许时还可将功率器件安装在金属机壳上以增大散热面积并 直接对外散热。功率器件与散热片的接触应保证最佳的导热性能，必要时可使用散热胶以增加接触面的导热系数。

(2)合理安排元器件布局，功率发热器件应尽量安装于上部; 对温度敏感的元器件要远离系统内部的发热元件。电源通常是系统内部较大的热源，要安排好其位置并尽量使其直接向其直接向系统外部散热。垂直排列的电路板比水平叠加的散热效果要好。当系统工作时, 内部的温度就会升高; 同时, 系统的环境温度也影响其内部温度。由于许多元器件的失效与温度有密切的关系，所以热设计的 正确与否是影响系统工作稳定性和可靠性的主要因素之一。热设计包括散热、加热和制冷三大方面，对电子电路，通常 考虑的是散热问题。

(3)在防尘要求较低时, 可在机箱上开设通风孔。为系统整机或关键功率器件设置散热风扇的效果很好。

(4)不能单纯追求仪表体积的小型化, 否则会降低系统内部的散热效果。

(5)选择低功耗的器件也是热设计的要求，对于集成芯片，选择CMOS 型器件可以成数量级地减少器件的功耗。对于功率器件, 应选择内阻小的器件。

2 容差与漂移设计

任何元器件、模块的参数间的配合都存在一定的“公差”和漂移 , 这个误差应控制在精度允许的范围内。但当该误差对 系统的影响超出了一定的限度，系统就会发生故障, 容差与漂移设计就是要减少这种不 可靠因素对系统的影响，其做法是通 过分析计算, 得到各个元器件、子系统参数变化对系统影响的程度，找出最优的元器件 参数组合，使误差和漂移对系统的影响最小。 这种设计思路

也常主动地被用来实现硬件的补偿设计, 如使用热敏电阻进行温度补 偿等。

3 瞬态过应力的防护设计 微机化仪表工作在电源通、断的瞬间、脉冲信号输入等非连续的状态时，系统内部 电路会产生电压或电流脉冲，其幅值 或经某种形式的放大后的幅值，可能比正常信号高很多，形成浪涌电压或浪涌电流，超 过器件的额定应力值, 从而造成元器件的损坏。 对稳态系统的分析可借助理论或测试手段，相对简单; 对过渡过程的分析，则比较 困难，需要根据具体情况仔细地分析， 才能通过针对性地测试去确定可能产生瞬间过应力的单元。一般容性器件易产生浪涌电 流；而感性器件则易产生浪涌电压。 可能比正常信号高很多，形成浪涌电压或浪涌电流，超过器件的额定应力值, 从而造成 元器件的损坏。

4 可维护性设计 可靠性包括增加MTBF 和减少MTTR 两个方面，可维护性设计就是要减少系统的MTTR, 属人机工程的范畴。以下是实际设计中常用的措施。 对关键部件及关键状态要设置测试点并予以表明，以便维护维修时测试。 对需 要调整的部件要提供方便，便于工具到达和调节。 功能插件采用规范的尺寸和安装结构形式，结构上应防止插反或插混等错误的 *** 作 。 机箱和内部安排应考虑维修和安装的方便。 系统说明书中应附有常见故障的现象、原因和对策的说明，以便用户在力所能及的 范围内自行维护。对易损元器件应提供备件。

5 电气互连的可靠性设计

电气互连主要指元器件的引脚焊点、模块间的接插件、总线插件等, 电气互连是电子电路中故障率较高的部分，因此, 也是可靠性设计时需要高度重视的部分。合理地设计系统模块、采用先进可靠的连接技术、选用质量可信的连接器件是电气互连 可靠性设计的要求。良好规范的电气互连设计也是可维护性设计的要求之一。

6 机械防振设计

仪表系统在制造、运输、及实际使用中都会受到不同程度的机械振动, 有些车载、船载仪表系统更是始终工作在振动环境之下。振动会对仪表系统的元器件和整机结构造成机械性损坏，使系统在振动环境下不致 鸹 乃至正常运行的设计就是机械防振设计。机械防振设计的重点在系统接插件、系统模板和质量较大器件的固定。

7 气候环境防护设计 气候环境是微机化仪表在制造、储藏和使用中都不可避免的影响因素，当某些环境因素影响较强而系统又无相应对策也是可靠性设计时需要高度重视的部分。 合理地设计系统模块、系统设计时, 必须根据系统可能工作的环境，进行气候环境保护设计; 在实际选用仪表时, 同一 类系统除了根据量程进行分档外，就是根据使用条件进行分档, 可见气候环境保护设计的 重要性。通常需要考虑的气候环境因 素是: 温度、湿度、气压、雨、雪、盐雾、腐蚀性气氛、沙尘及辐射等。才能通过针对性地测试去确定可能产生问题的地方

首先有几点需要知道：

分立元件门电路原理很简单，利用管子基本原理和 低电位钳位 就能明白。

上图是 与非门 电路，是最基本的，其 低电平约定为 03V，高电平约定为 36V 。
注 ：三极管 T 1 属于倒置接法，输入端接在发射集，可以不当成三极管，就当成两个二极管来看。

懂得了原理，对于TTL的特性曲线就显而易见，不必过多解释。

输入端噪声容限 ：
（1）V NH = V IH(min) - V OH(min) = 2 - 24 = -04V
（2）V NL = V IL(max) - V OL(max) = 08 - 04 = 04V

根据电路容易知道，悬空时，相当于接高电平：Vi=14V。
低电平输入时，其他悬空端的电压都与这个低电平相同。

灌电流增大，输出电压也增大
TTL系列的最大灌电流为 I OLMAX = 16mA

灌电流增大，输出电压减小
TTL系列的输出高电平电流为 I OHMAX = 400uA

将门电路级联，前后级会相互影响，通过输入输出端电流，可以计算扇出系数 N

低电平输入电流 I IL ≤16 mA
高电平输入电流 I IH ≤40 uA
低电平输出电流 I OL ≤16 mA
高电平输出电流 I OH ≤04 mA
低电平输出电压 V OL ≤04V (10个负载)
高电平输出电压 V OH ≥24V (10个负载)

普通与非门输出不能直接连在一起实现 “线与” ！
如果两个逻辑门的输出端并联，一个高电平输出，另一个低电平输出，这个门的输出管电阻很小，导致高电平门有很大的拉电流流出，灌入低电平的输出管，从而使输出电压超过规定的逻辑电平。

注 ：OC门必须外接电阻 R C 和电源 V CC 才能正常工作。
下图为 R C 的计算方法，要注意，这里的情况是右侧的门电路，一个门对应一个输入端口，如果一个门有多个输入端口，公式就要修改， I IH 要乘以总的端口数，I IL 乘以总的门数 。

第三态为高阻态，四个三极管全截止，二极管导通。相当于输出端悬空了。

---