CMOS门电路输入高电平低电平的电压有没有什么规定啊？

有一些相关的规定。

1，比如与芯片类型有关，74hcxx输入高低电平分界在03-07vdd之间，如果电源电压为5v，分界在15v到35v都算合格。所以低于15v肯定是输入低电平，高于35v肯定是输入高电平，而15v到35v则不能确定。所以ttl芯片不能直接驱动高速cmos，而高速cmos可以直接驱动ttl。

2，74hctxx则另有规定，与ttl电平兼容，与74hcxx不同。各种单片机输入高低电平与此又稍有不同。

扩展资料：

CMOS逻辑历史

1，早期分离式CMOS逻辑元件只有“4000系列”一种（RCA 'COS/MOS'制程），到了后来的“7400系列”时，很多逻辑芯片已经可以利用CMOS、NMOS，甚至是BiCMOS（双载流子互补式金氧半）制程实现。

2，早期的CMOS元件和主要的竞争对手BJT相比，很容易受到静电放电（ElectroStatic Discharge, ESD）的破坏。而新一代的CMOS芯片多半在输出入接脚（I/O pin）和电源及接地端具备ESD保护电路，以避免内部电路元件的栅极或是元件中的PN结（PN-Junction）被ESD引起的大量电流烧毁。

3，此外，早期的CMOS逻辑元件（如4000系列）的 *** 作范围可由3伏特至18伏特的直流电压，所以CMOS元件的栅极使用铝作为材料。

4，而多年来大多数使用CMOS制造的逻辑芯片也多半在TTL标准规格的5伏特底下 *** 作，直到1990年后，有越来越多低功耗的需求与信号规格出现，取代了虽然有着较简单的信号接口、但是功耗与速度跟不上时代需求的TTL。

5，此外，随着MOSFET元件的尺寸越做越小，栅极氧化层的厚度越来越薄，所能承受的栅极电压也越来越低，有些最新的CMOS制程甚至已经出现低于1伏特的 *** 作电压。这些改变不但让CMOS芯片更进一步降低功率消耗，也让元件的性能越来越好。

6，2004年后，又有一些新的研究开始使用金属栅极，不过大部分的制程还是以多晶硅栅极为主。关于栅极结构的改良，还有很多研究集中在使用不同的栅极氧化层材料来取代二氧化硅，例如使用高介电系数介电材料（high-K dielectric），目的在于降低栅极漏电流（leakage current）。

参考资料：

百度百科-电平

参考资料：

百度百科-CMOS电路

扇出系数反映了门电路的负载能力。

扇入系数是指门电路允许的输入端数目。一般门电路的扇入系数Nr为1--5，最多不超过 8。若芯片输入端数多于实际要求的数目，可将芯片多余输入端接高电平（+5V）或接低电平（GND）。

扇出系数是指一个门的输出端所驱动同类型门的个数，或称负载能力。一般门电路的扇出系数Nc为8，驱动器的扇出系数Nc可达25，Nc表征了门电路的负载能力。

门电路输入：

“门”是这样的一种电路：它规定各个输入信号之间满足某种逻辑关系时，才有信号输出，通常有下列三种门电路：与门、或门、非门（反相器）。

从逻辑关系看，门电路的输入端或输出端只有两种状态，无信号以“0”表示，有信号以“1”表示。也可以这样规定：低电平为“0”，高电平为“1”，称为正逻辑。

反之，如果规定高电平为“0”，低电平为“1”称为负逻辑，然而，高与低是相对的，所以在实际电路中要先说明采用什么逻辑，才有实际意义。

74LS系列逻辑器件的高电平输出电流为-04mA，高电平输入电流为20μA~100μA（视输入电平高低而异），因此高电平扇出系数为4~20，低电平输出电流为8mA，低电平输入电流为-04mA，因此低电平扇出系数为20。它最多只能驱动20个同类门电路。
74LS系列器件在扇出系数方面远逊于74HCT系列，后者的高低电平输出电流为±8mA，而高低电平输入电流为±1μA，扇出系数达800。

7-1 选择填空选择填空选择填空选择填空：：：： 1、在数字电路中，稳态时三极管一般工作在 开关 状态（放大，开关）。在图71-1中，若ui<0，则三极管T 截止 （截止，饱和），此时uo= 37V (5V,37V,23V)；欲使三极管处于饱和状态，ui需满足的条件为 b （a ui>0 b uRVRibccc−≥07β c uRVRibCCC−<07β)。在电路中其它参数不变的条件下，仅Rb减小时，三极管的饱和程度 加深 （减轻，加深，不变）；仅Rc减小时，饱和程度减轻 （减轻，加深，不变），饱和压降UCES 增大 (增大，减小，不变)。图中C的作用是 加速 （去耦，加速，隔直）。 2、由TTL门组成的电路如图71-2所示，已知它们的输入短路电流为Iis=16mA，高电平输入漏电流IiH=40µA。试问：当A=B=1时，G1的 灌 电流（拉，灌）为 32mA ；A=0时，G1的 拉 电流（拉，灌）为120µA。 +5VRcRbuiuoTC+3V &G3&&G1G2AB 图71-1 图71-2 3、图71-3中示出了某门电路的特性曲线，试据此确定它的下列参数：输出高电平UOH=3V ；输出低电平UOL= 03V ；输入短路电流IiS= 14mA ；高电平输入漏电流IiH=002mA ；阈值电平UT=15V ；开门电平UON= 15V ；关门电平UOFF= 15V ；低电平噪声容限UNL= 12V ；高电平噪声容限UNH= 15V ；最大灌电流IOLmax= 15mA ；扇出系数N= 10 Ouo3V03Vui15V3VOuOHiOH5mA-14002 mAiiuiO15mAiOL03VuOLO(mA) 图71-3 4、TTL门电路输入端悬空时，应视为 高电平 ；（高电平，低电平，不定）此时如用万用表测量其电压，读数约为 14V （36V，0V，14V）。 5、集电极开路门（OC门）在使用时须在 输出与电源 之间接一电阻（输出与地，输出与输入，输出与电源）。 6、CMOS门电路的特点：静态功耗 极低 （很大，极低）；而动态功耗随着工作频率的提高而 增加 （增加，减小，不变）；输入电阻 很大 （很大，很小）；噪声容限 高 （高，

1。TTL引脚悬空的时候是否可以认为高电平？
答：不能。
2。TTL引脚通过1M电阻接5V是否为高电平？
答：可以，但电阻有点大，最好10K~47K
3。TTL做拉电流负载的时候，如何计算扇出系数？
答：3V/负载电阻，30mA以内。
3。假设TTL器件输入高电平电流为40uA，接多大的电阻到高电平可以认为是输入高电平？
答：同二。
4。假设TTL器件输入高电平电流为40uA，接20K上拉电阻到5V，可以驱动多少这样的门。只管拉电流德情况。
答，实际中最多8个TTL门。
TTL引脚悬空的时候不能认为高电平，它会漂移的，是不稳定的高电平。

严格地说，应该分为输出高电平和输出低电平两种逻辑状态下的扇出系数，它表明的就是逻辑门的驱动能力。为可靠起见，在这两种状态下取小的那个。你的回答不严格，但还属于对的，只能说你碰到二把刀人，他就死板地认为不对。

---