这个译码器如何连接才能点亮数码管

工作电压5V

常用的BCD 对七段显示器译码器/驱动器之IC 7447 必须使用共阳极七段显示器，图1为7447集成电路译码器之引脚图与真值表如表1。在正常 *** 作时，当输入DCBA=0010 则输出abcdefg=0010010。故使显示器显示"2"。
当输入DCBA=0110 时，输出abcdeg=1100000，显示器显示"6＂。
在7447 中尚有LT、RBI 与BI/RBO 之控制脚，其功能分述如下:
该电路是由与非门、输入缓冲器和7 个与或非门组成的BCD-7 段译码器/驱动器。通常是低电平有效，高的灌入电流的输出可直接驱动显示器。7 个与非门和一个驱动器成对连接，以产生可用的BCD 数据及其补码至7 个与或非译码门。剩下的与非门和3 个
输入缓冲器作为试灯输入（LT）端、灭灯输入/动态灭灯输出(BI/RBO)端及动态灭灯输入(RBI )端。
该电路接受4 位二进制编码—十进制数（BCD）输入并借助于辅助输入端状态将输入数据译码后去驱动一个七段显示器。输出结构设计成能承受7 段显示所需要的相当高的电压。驱动显示器各段所需的高达24mA 的电流可以由其高性能的输出晶体管来直接提供。
BCD 输入计数9 以上的显示图案是鉴定输入条件的唯一信号。
该电路有自动前、后沿灭零控制（RBI和RBO）。试灯（LT）可在端处在高电平的任何时刻去进行，该电路还含有一个灭灯输入（BI），它用来控制灯的亮度或禁止输出。
该电路在应用中可以驱动共阳极的发光二极管或直接驱动白炽灯指示器。

7447 之输出系为驱动器设计，其逻辑0 之吸入电流高达40mA，故在使用必须加 入330Ω 左右电阻加以限流，以免过大电流流经LED 而烧毁显示器，如图3 所示。

注：1、当需要0到15的输出功能时，灭灯输入（BI）必须为开路或保持在高逻辑电平，若不要灭掉十进制零，则动态灭灯输入（RBI）必须开路或处于高逻辑电平。
 2、当低逻辑电平直接加到灭灯输入（BI）时，不管其它任何输入端的电平如何，所有段的输出端都关死。
 3、当动态灭灯输入（RBI）和输入端A、B、C、D 都处于低电平而试灯输入(LT)为高时，则所有段的输出端进入关闭且动态灭灯输出（RBO）处于低电平（响应条件）。
 4、当灭灯输入/动态灭灯输出（BI/RBO）开路或保持在高电平，且将低电平加到试灯输入(LT)时，所有段的输出端都得打开。 BI/RBO 是用作灭灯输入（BI）与/或动态灭灯输出（RBO）的线与逻辑。

全加器真值表：
00000；00110；01010；01101；10010；10101；11001；11111；
故有Si和Ci的表达式分别为：
Si＝A’B’C＋A’BC’＋AB’C’＋ABC
Ci＝A’BC＋AB’C＋ABC’＋ABC
故74138的连接图为：
下面的地址输入端：A2、A1、A0分别接全加器的三个输入信号：Ai、Bi、Ci－1；
下面的使能信号端：S1接高电平＂1＂，S2、S3接低电平＂0＂；
上面的信号输出端：
Y1、Y2、Y4、Y7接至一个四输入与非门的四个输入端，此与非门的输出端为全加器输出信号Si端；
Y3、Y5、Y6、Y7接至一个四输入与非门的四个输入端，此与非门的输出端为全加器输出信号Ci端。

将3-8译码器的输出OUT(1、2、4、7)作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出OUT(3、5、6、7)作为一个4输入的或门的输入。

或门的输出作为加法器的进位输出。即完成了加法器的设计。回过头来分析：当加法器的输入分别为：a=1,b=0,ci=1时。

对应3-8译码器的输入为A=1,B=0,C=1，这是译码器对应的输出为OUT(5)=1,其余的为0，根据上面设计的连接关系，s=0,co=1,满足全加器的功能，举其他的例子也一样，所以，设计全加器的设计正确。

扩展资料：

变量译码器是一个将n个输入变为2^n个输出的多输出端的组合逻辑电路。其模型可用下图来表示，其中输入变化的所有组合中，每个输出为1的情况仅一次，由于最小项在真值表中仅有一次为1，所以输出端为输入变量的最小项的组合。故译码器又可以称为最小项发生器电路。

译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。

74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。

参考资料来源：百度百科-译码器

如图所示：

逻辑电路图处理大量的约束项，值为1或0的项却是有限的，提出组合逻辑电路设计的一种新方法。与逻辑表示只有在决定事物结果的全部条件具备时。

结果才发生的因果关系。输出变量为1的某个组合的所有因子的与表示输出变量为1的这个组合出现、所有输出变量为0的组合均不出现，因而可以表示输出变量为1的这个组合。

组合逻辑电路的分析分以下几个步骤：

（1）有给定的逻辑电路图，写出输出端的逻辑表达式；

（2）列出真值表；

（3）通过真值表概括出逻辑功能，看原电路是不是最理想，若不是，则对其进行改进。

扩展资料：

“门”是这样的一种电路：它规定各个输入信号之间满足某种逻辑关系时，才有信号输出，通常有下列三种门电路：与门、或门、非门（反相器）。从逻辑关系看，门电路的输入端或输出端只有两种状态，无信号以“0”表示，有信号以“1”表示。

也可以这样规定：低电平为“0”，高电平为“1”，称为正逻辑。反之，如果规定高电平为“0”，低电平为“1”称为负逻辑，然而，高与低是相对的，所以在实际电路中要先说明采用什么逻辑，才有实际意义。

例如，负与门对“1”来说，具有“与”的关系，但对“0”来说，却有“或”的关系，即负与门也就是正或门；同理，负或门对“1”来说，具有“或”的关系，但对“0”来说具有“与”的关系，即负或门也就是正与门。

参考资料来源：百度百科-逻辑电路

---