想给FPGA的辅助电源供2.5V，帮忙推荐下5V转2.5V的三段稳压。

25V 想必就是FPGA的PLL 模拟供电吧，这个电压的电流一般不是很大的，所以就推荐实用LM1085, 请在它的官方电路手册 参考可调方式的设计。外围原件只比一般的三端稳压多了两个电阻，具体的计算方法请参考下图。
>a、BANK划分原则：上下bank（顶和低-也叫列column）存储器接口 左右bank（左右--也叫ROW）高速收发--LVDS（带DPA-OCT）（若DDR分配到没有RUP,RDN的BANK就会出现错误，找不到OCT）
b、IO供电原则：分为PD和VCCio可以不分割一起供电---vccio-33-30-25-18-15（高级一点的FPGA没有33供电，用30代替） vccpd--33-30-25（25以下都为25） 可以与板卡上的其他芯片共用电源
c、除了IO口电源： FPGA 的其他电源都要单独供给---防止干扰
d、JTAG电源连接: 建议选择33-25-30没有尝试过25v是否能OK---高级的芯片有VCCPGM ----arria系列有单独的下载配置bank可供灵活选择电压---cyclone--配置引脚和IObank是混在一起的--供电选择有受限制（另外没有必要画AS接口-JTAG可以下载POF的转文件JIC 达到同样的功能------EPCS的选择要根据FPGA文件大小选择--在数据手册一卷三章有----另外EPCS比较贵且没有工业级的--可以使用美光的M25P64来代替）
e、时钟管理： 复位引脚未曾加驱动放置在时钟引脚---外部的参考时钟放在此---要输出的参考时钟在PLL-OUT 输出---差分接入有的有OCT有的没哟---LVPECL一般用在高数收发的参考时钟--高速收发的参考时钟单独接lvds
或LVPECL(耦合方式不同--电阻网络不同-两种电平也可以进行相互转换---分为交流耦合（接收端加电容和差分匹配电阻适合板间通讯--不同电源供电）==直流耦合（接收端加差分匹配电阻适合板内通讯--同电源供电）)
f、上电速度要求：不符合要求配置不成功的---分为快速4--12MS达到稳定（选择方式为：高级的FPGA用单独的引脚POREFL来选择--低级的就用MESL来选择比如选择快速33就是这个要求）100ms达到稳定
g、片上PLL使用的设计：直接由时钟引脚输入（要是这样--即使用一个PLL就要有一个使用芯片输入--电路补偿功能），PLL级联使用（FPGA只有一个时钟引脚输入即可--无电路补偿功能）
h、时钟网路：全局时钟网络（时钟输入引脚--不同引脚上不同Pll进行时钟补偿）---局部时钟网路（也有专用的时钟输入引脚-可当作IO使用-一般不用此功能）

FPGA的IO口是不能作为电源使用的，不光FPGA，各种CPU基本都不支持。IO口大的也就几十mA，不够用的。选个电源芯片吧，转18V的就行。MIC5205-18,LM1117-18都是可以的。二极管3V1降压也是可以，反接降压之后就是19V，也是可以用的。切记1、IO不能作为电源，但是可以用来驱动小东西--电流小的，例如LED。切记2、电源是不能用分压来获取的。比如，5V点，接串联的32K，18K电阻，中间电压时18V，但是这个18V不能来供电的。

这个看你想往哪个方向发展，学完单片机一般有以下方向：
1。嵌入式系统。说白了就是用更功能更强大的微处理器干更复杂的事情，这个是和单片机同宗同源的，技术介于电子和计算机之间，一般用的是linux，也有一部分wince，需要对软硬件都有了解。虽说有硬件有软件，但是主要偏软件，需要很扎实的C语言基础。
这个如果潜心学习，本科毕业找到适合的工作不难。
这个自己入门稍稍有点困难，得下一些功夫。前期只能跟着别人走，因为Linux太庞大了想学就必须买开发板；
2。可编程逻辑。也就是CPLD/FPGA，这个也是一个挺有发展的行当。FPGA主要用途：
实现算法，它的速度可不是DSP能比的；
做接口，这个我就不是很懂了，一般是通信类，例如交换机，手机基站；
ASIC设计，这个是个极其有发展的行当，但是入行很困难；
学习方法，其实FPGA就是数电，所以数电知识要扎实，建议买学习板，因为例程什么的可以让你比较快地入门；
FPGA工程师，一般公司招都招研究生，本科生可能搞得没有那么深；
3。DSP。做算法，音视频处理之类的，不懂，不乱说。用途挺广的，而且现在DSP内部集成的东西也越来越多，AD公司的DSP还可以跑 *** 作系统。很多场合和FPGA搭配使用；
这个的核心价值就在于算法，需要有数学基础；
3。模拟电路方向。这个方向需要有懂的人带，对实验仪器设备有要求。需要对原理搞得很透彻，要有钻的精神，而且要慢慢积累经验，是个比较漫长的过程；
理论最基本的就是欧姆定律（我们老师说的），如果想深研究需要数学基础，还很需要悟性；
总之无论哪个方面，都需要投入比较大的努力，忌浮躁，要耐得住寂寞，别像我，一个都没学明白。只要潜心学，不受外界干扰，都能取得成就。

被控芯片的供电电源与FPGA的供电电源是同一个电源吗？共地吗？被控芯片是做什么用的？
如果被控芯片没有大电流负载或者感性、容性负载的话，就没有必要使用光电隔离。即使采用光电隔离，也要看被控芯片与负载之间是如何连接的，光隔未必加在FPGA与被控芯片之间。

如果你在采用FPGA的电路板设计方面的经验很有限或根本没有，那么在新的项目中使用FPGA的前景就十分堪忧——特别是如果FPGA是一个有1000个引脚的大块头。继续阅读本文将有助于你的FPGA选型和设计过程，并且有助于你规避许多难题。

选取一家供应商

你面临的第一个问题当然是供应商和器件的选择。通常供应商决策倾向于你以前接触最多的那家——如果你是一位FPGA初学者当然另当别论了。或许这个决策早已由设计内部逻辑的工程师(也许就是你)依据熟悉的供应商或第三方IP及其成本完成了。

供应商的软件工具也会影响到上述决策。下载并使用这些软件工具，不需要硬件就能将设计带入仿真阶段。这也是判断需要多大规模的FPGA的一种方式，前提是你的内部逻辑设计基本做完了。

要想知道FPGA的水有多深，需要多逛逛各家供应商的网站。如果你想从这些网站提供的海量(而且并不总是想象中那么清晰的)信息中有所收获，必须确保你有一整天空闲的时间。Altera和赛灵思公司是在市场份额和前沿技术方面都遥遥领先的两家公司。它们的器件使用内部配置RAM，因此要求使用存放配置数据的外部ROM来“启动”器件(两家公司也都有些小的非易失性CPLD类产品)。值得考虑的其它供应商还有Microsemi/Actel、莱迪思和赛普拉斯。它们的器件功能包括非常低的静态功耗、用于“即时开机”启动的基于ROM的配置和模拟外设。

好了，至此供应商问题解决了。接下来是选取FPGA的系列和规模。供应商都会将它们的产品细分成多个系列，通常以低端、中端和高端性能(和规模)这样的模糊概念加以区分。片上RAM需要多大要多少DSP/乘法模块，或千兆位收发器你可能需要通读一遍数据手册，找出诸如最大时钟频率和I/O时延等参数来帮助你选择正确的系列。需要重申的是，拥有HDL代码是有很大帮助的，因为设计软件可以让你知道适合哪种器件，它们是否能够满足你的性能要求。

不要忘了考虑其它一些细节，比如如何为不同的供电电压和I/O标准划分I/O组、PLL要求以及DDR接口要求。

我们需要更多的功率!

通常很难计算一块电路板要求的最大电流。但FPGA电源设计相当有技巧。FPGA所需电流很大程度上取决于逻辑设计和时钟频率。同样一个器件在一个设计中可能只需05W，而在另一个设计中可能高达5W。

开发工具(或一个独立的程序或电子数据表)应该可以为给定设计提供功率预估值，但它们需要从你那儿得到许多附加信息，其中一些可能只是有根据的推测。如果有FPGA开发板，就应该有方法测量各种情况下的供电电流。一些开发板甚至内嵌电流计显示器!只是要确保增加足够多的余量来应对设计更改以及特殊工艺/温度要求。

下面是“难题”可能会出现的时候：

● 做热分析，并在必要时增加散热器。

● FPGA要求按顺序加电吗(你的设计很容易出现5个或6个电源)

● 至少可能需要一个“安静的”电源，通常用于片上PLL。可以使用LDO加上一些无源滤波器件。千兆位收发器电源也能从低噪声中受益。

● 确保你理解FPGA在上电和初始化时在做什么事。许多器件在这个时候需要抽取很大的电流。

关于引脚及其它

接下来可以认真考虑引脚分配这件大事了。同样，如果你的逻辑设计已经达到可以被编译的阶段，就让设计软件来提供帮助吧，或至少在做电路板之前验证你分配的引脚是可行的。你当然已经处理过明显的资源，比如根据供电电压划分I/O组，确保诸如LVDS、SSTL或内部50Ω终端等“特殊”引脚设置兼容它们所在的组和供电电压。

但在许多器件中存在更深层次的微妙关系：在“不要在单端信号的2个IC绑定焊盘内放置差分对”，或“类似于参考电压的输入必须距离时钟信号至少3个焊盘远”等字里行间隐含着复杂的规则。这些规则很容易让人发疯。如果让人不堪忍受，就让设计软件为你指出违例吧。如果你不这样做，那么这些问题肯定会让你疲惫不堪。

接地反d或并发开关噪声(SSN)是另外一个考虑因素。由于FPGA的应用方式太多，所以供应商经常为最好的场景设计电源分配方案。如果你的设计要充分发挥I/O功能，比方使用数量很多的快速同时开关输出，那么你可能需要“减少”实际可以使用的引脚数量。尽量减小驱动和压摆率设置通常是一个好主意。设计软件也可能帮助进行SSN分析。我认为减小SSN的一个技巧是将未用引脚连接到地，然后在设计文件中将它们设置为输出，驱动‘0’。这些引脚将被用作伪地引脚，虽然质量没有真实地好。

交付

现在是将凝聚了你心血的产品交付给PCB版图设计的时候了。这里我不想深入讨论PCB设计(可以参考下面给出的一些文章)，但会指出针对FPGA设计需要考虑的一些事项。

堆叠设计对任何复杂的电路板来说都很重要，而在最复杂的电路板中通常都能找到FPGA的身影。随着500引脚芯片被认为是“中等规模”以及不断缩小的引脚间距，你可能需要十分留意走线逃逸图案、焊盘中的过孔、引脚区域内的去耦电容以及电源与地平面。一定要有创造性。必要时可以分割电源平面(当然要避免高速走线)。如果足够小心，一些电源连接(通常是局部的电源，如PLL电源)可以放在信号层上。将一些关键平面和信号放在最靠近FPGA的层。留意一些专门的版图建议，比如针对DRAM的一些建议。

可能是你程序上的问题，对FPGA的某一部分内部调用过多，你可以在程序中加几个not，给cpu休息的时间，如果真的是热，在设计电路时应该有散热片啊，不过在目前的fpga的开发板上还真没看到散热片

---