用ELNEC的烧录器即可写入数据,如下 :
常用开发工具商品编号: 全兼容Lattice usb下载电缆(USB ispDOWNLOAD),支持Lattice 全系列CPLD/FPGA烧录。
1、先建立一个pll_top.v
的顶层文件
2、新建pll的IP核
3、列化输入名称如
pll pll(
.CLK(), //输入的时钟信号
.CLKOP(clk_148), //输出主时钟
.CLKOS(),//输出时钟
.CLKOK(),//输出时钟
.LOCK()
)
然后用wire 的变量(如clk_148)把输出时钟后面名称映射到需要的列化中即可,此方法为多个.V文件时,放在top文件中的pll。
1、建立ip会把,如下设置也行,深度X位宽 代表存储的大小,ram的特点是,通过地址读取。wraddress,在输出。
2、在top文件中,把输入输出分别列出来,通过wire的括号内的变量连接到其它模块中。
vid_rx_ram(
.WrClock(111),
.WrClockEn(000),
.WrAddress(222),
.Data(333),
.WE(444),
.RdClock(555),
.RdClockEn(666),
.RdAddress(777),
.Q(888),
.Reset(~rst_n)
)
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)