1。密纳大扮码锁有4位0bit,1bit,2bit,3bit，每位接收‘0’ 和‘1’ 两种输入。
2。每次输入密码，需按照0->1->2->3bit 的顺序输入，否则无法开锁。
3。如果按下0bit输入后一段时间内不开锁，则锁会锁定，无法开锁。再过一会，方能再次重新开。
4。如果一旦有按键按错，则锁会锁住，一段时间无法开锁。过一段时间需从0bit重新依次输入。
5。0,1,2,3依次密码正确，则开锁
程序如下（编译过了，还没来得及仿真，你可以自己做做，有错误正好可以学习着修改，呵呵）：
LIBRARY ieee
USE ieee.std_logic_1164.all
USE ieee.std_logic_unsigned.all
entity digitalkey is
port (
clk : in std_logic
rst : in std_logic
key0 : in std_logic
key1 : in std_logic
key2 : in std_logic
key3 : in std_logic
keyopen : out std_logic)
end entity
architecture str of digitalkey is
signal timer1_cnt : std_logic_vector(4 downto 0)
signal timer2_cnt : std_logic_vector(2 downto 0)
signal key_err: std_logic
signal key_lock1 : std_logic
signal key_lock2 : std_logic
signal key_open : std_logic
type key_type is (idle, key0_ok, key1_ok,key2_ok,key3_ok)
signal key_fsm : key_type
constant key : std_logic_vector(3 downto 0) :=("0101")
begin
process(rst,clk)
begin
if rst = '1' then
key_fsm <= idle
key_err <= '0'
key_open <= '0'
elsif clk'event and clk = '仿余1' then
if key_lock1='0' and key_lock2='0' then
case key_fsm is
when idle =>
key_err <= '0'
if key0 = key(0) then
key_fsm <= key0_ok
else
key_fsm <= idle
key_err <= '1'
end if
when key0_ok =>
if key1 = key(1) then
key_fsm <= key1_ok
else
key_fsm <= idle
key_err <= '1'
end if
when key1_ok =>
if key2 = key(2) then
key_fsm <= key2_ok
else
key_fsm <= idle
key_err <= '1'
end if
when key2_ok =>
if key3 = key(3) then
key_fsm <= idle
key_open <= '1'
else
key_fsm <= idle
key_err <= '1'
end if
when others =>
key_fsm <= idle
key_err <= '1'
end case
end if
end if
end process
process(rst,clk)
begin
if rst = '1' then
timer1_cnt <= (others =>'0')
key_lock1 <= '0'
elsif clk'event and clk = '1' then
if key0 = '1' then
if timer1_cnt = 15 then
key_lock1 <= '1'
elsif timer1_cnt = 30 then
timer1_cnt <= (others =>'0')
key_lock1 <= '0'
else
timer1_cnt <= timer1_cnt + 1
key_lock1 <= '0'
end if
else
key_lock1 <= '1'
end if
else
key_open <= '0'
end if
end process
process(rst,clk)
begin
if rst = '1' then
timer2_cnt <= (others =>'0')
key_lock2 <= '0'
elsif clk'event and clk = '1' then
if timer2_cnt = 7 then
timer2_cnt <= (others =>'0')
key_lock2 <= '0'
elsif key_err = '1' then
timer2_cnt <= timer2_cnt + 1
key_lock2 <= '1'
end if
end if
end process
keyopen <= key_open
end str
文献综述就是要将你在做毕设之中，阅读文献的总结樱指纳与分析，即是说：你看到的，就你所知的国内外的比较有名的期刊上发表的有关文献的对此类问脊没题的解决方案，或者可以分析，别人是采用什么不同的逗慧方式实现，比如使用别的软件语言，比如直接使用硬件实现之类的，我想你应该是看过相关或相似的文献吧，不然这个题目岂不是做得糊里糊涂的了。。。。。基于SOC的FPSLIC硬件实现分组加密算法1 引言：
美国Atmel公司生产的AT94K系列芯片是以Atmel 0.35 的5层金属CMOS工艺制造。它基于SRAM的FPGA、高性能准外设的Atmel 8位RISC AVR单片机。另外器件中还包括扩展数据和程序SRAM及器件控制和管理逻辑。图1-1是Atmel公司的FPSLIC内部结构图。
图1-1 FPSLIC内部结构图
AT94K内嵌AVR内核,Atmel公司的FPSLIC可编程SOC内嵌高性能和低功耗的8位AVR单片机,最多还带有36KB的SRAM,2个UART、1个双线串行接口,3个定时/计数器、1个8 8乘法器以及一个实时时钟。通过采用单周期指令,运算速度高达1MPS/MHz,这样用户可以充分优化系统功耗和处理速度。AVR内核基于增强型RISC结构,拥有丰富的指令系统以及32个通用工作寄存器。而且所有通用寄存器都与算术逻辑单元ALU相连另外,在一个时钟周期内,执行单条指令时允许存取2个独立的寄存器,这种结构使得代码效率更高,并且在相同的时钟频率下,可以获得比传统的CISC微处理器高10倍的数据吞吐量。AVR从片内SRAM执行程序,由于AVR运行代码存储在SRAM中,因此它可以提供比较大的吞吐量,这样可以使其工作在突发模式上。在这种模式上,AVR大多时间都是处于低功耗待机状态,并能在很短的时间里进行高性能的处理。微处理器在突发模式运行模式下的平均功耗要比长时间低频率运行时的功耗低得多。FPSLIC的待机电流小于100 ,典型的工作电流为2-3mA/MHz。在系统上电时,FPGA配置SRAM和AVR程序SRAM都让旁能自动地通过Atmel在系统可编程串行存贮器AT17来装载。
2FPSLIC硬件物滑宴的设计实现：
2.1 硬件实现框图
图2-1系统硬件实现框图
图2-1是为了实现加密算法的硬件框图。计算机通过它的串口和FPSLIC的通信端口UART0相连,用来进行数据的传送和接收。FPSLIC通过AVR的通信端口等待接收主机传来的信息,通过内部的下载程序将数据进行处理,最后再传回到主机上。图2-1中FPGA是一个计数器,此计数器一上电就从0计数,并用进位输出信号产生一个AVR中断,即进位输出信号RCO连接到AVR的中断信号INTA0。当AVR接收到由计数器的进位信号产生的中断时,则执行INTA0的中断服务程序(ISR)。在此期间
,AVR就给INTA0产生的次数计数,并把它放到8位的AVR-FPGA数据总线上,这时就会触发AVR的写使能信号(FPGA的aWE信号端)和FPGA的I/O SELECT0信号(FPGA的LOAD信号端),同时从AVR——FPGA数据总线上将数据载入计数器。数码管的各极连接在实验板上的可编程端口,通过引脚配置用来显示数据。LED指示灯在AVR I/O输出的D口,直接将数据通过命令PORTD来显示。FPGA的时钟通过GCLK5选自AVR单片机的时钟。我们以DES数据加密为例,由仿真试验可以罩银得出DES加密的速率为57.024 kbit/s,它大于串口的最大速率19.2kbit/s,因此可以实时进行数据的加密 *** 作。
一个典型的FPSLIC设计通常应该包括以下几个步骤：
1.利用联合仿真软件建立一个FPSLIC工程。
2.预先建立一个AVR软件仿真程序文件。
3.预先建立一个FPGA的硬件仿真程序文件。
4.设置和运行AVR-FPGA接口设计。
5.运行布局前的联合仿真Pre-layout Converification（这一步是可选择的）。
6.运行Figaro-IDS进行FPGA的布局布线。
7.运行布局后的联合仿真Pos-layout Converification（这一步是可选择的）。
8.器件编程数据下载与实验验证。
我们以DES数据加密为例,(新建的工程名为lab1.apj,AVR仿真程序文件为desjiami.asm,FPGA的硬件仿真程序为Count.vhdl)。
2.2 编译AVR的仿真程序软件
(以上程序代码是整个仿真的程序框架,最主要的是对接口进行初始化和对发送和接收部分进行设置,以便进行串口的通信)
2.3器件编程与试验验证
1.将下载电缆ATDH2225的25针的一端从计算机的并行口接出,令一端10针扁平线插入ATSTK94实验板的J1插头上。下载电缆的标有红色的线和J1插头的第一脚连接。
2.因为要和计算机串口进行通信,因此要制作一个串口连接电缆,其九针连接电缆的连接关系如下图2-2。电缆一端连接在计算机的任意串口上,另一端连接在实验板上的UART0上。连接电缆只需要连接三根线,UART0的2端连接在FPSLIC的发送端,因此它和计算机的串口2端(接收数据端)相连。UART0的3端连接在FPSLIC的接收端,因此它和计算机的串口2端(发送数据端)相连。
&n
bsp 图2-2 串口通信连接指示图
3.选择4MHz时钟,即在实验板上将JP17设置在靠近板子内侧位置,而将JP18不连接,也就是将其连接跳线拔掉。
4.将直流9V电源接头插入ATSTK94实验板的电源插座P3上。
5.将实验板上的开关SW10调至PROG位置。开关SW10有编程(PROG)和运行(RUN)两种连接。在编程位置,用户可以通过下载电缆和下载程序软件CPS,将System Designer生成的FPSLIC数据流文件给配置存储器编程。在运行位置,FPSLIC器件将载入数据流文件并运行该设计。
6.打开电源开关SW14,即将它调整到ON位置。这时候实验板上电源发光二极管（红色）发光,表示实验板上已经上电。这样,硬件就连接完毕,等待下一步的数据下载。
7.单击OK按钮,即生成数据流文件,它将下载到ATSTK94实验板的配置存储器中,这时,Atmel的AT17配置可编程系统(CPS)窗口被打开,如下图2-3,并自动给器件编程。
图2-3 FPSLIC控制寄存器设置对话框
在Procesure下拉列表框中选择/P Partition,Program and Verify from an Atmel File。在Family下拉列表框中选择AT40K/Cypress,在Device下拉列表框中选择AT17LV010(A)(1M)。其余采用系统的默认值。然后点击Start Produce按钮,如果电缆等硬件设置正确,那么程序将下载到实验板上。
8. 将开关SW10调至RUN位置,打开串口调试程序Accesspot129软件。对于Accessport129的设置为：串口为COM1(根据用户选择的计算机端口来设定),波特率：9600,校验位：NONE,数据位为8 ,停止位选择1,串口开关选择开
3 试验结果：
图3-1中,下面方框中是要输入的64比特的明文,(程序中输入的明文为0123456789ABCDEF),当这64个比特的数据全部输入完毕后,点击发送按钮,在软件上方的数据接收端显示出经过DES算法加密后的密文(85E813540F0AB405)。通过硬件实现的的结果和实际
仿真结果是完全一致的。同时通过数码管也分别显示出最后的加密数据。至此整个硬件试验结束。
图3-1 Accesspot串口调试软件显示的结果图
从上面的串口调试软件可以看出,DES算法的仿真是正确的也是可以在实际中应用的。同理,可以通过以上的方法来实现DES解密和AES等其它的分组加解密。
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）