编写的VHDL程序怎么下载到CPLD

1编写VHDL代码完成后，要将新文件设置为当前工程：

File->Project->Set Project to Current File

2对文件进行编译：

File->Project->Save & Compile

3建立波形模拟文件：

MAX+plusⅡ->Waveform Editor

4在波形文件中建立输入信号波形

波形模拟:

File->Project->Save & Simulate

经过模拟我们就可以看到输出信号的波形，用来与设计作对比。

5设备选择和管脚分配

如果软件模拟成功，那么下步就要将设计灌

入芯片。在此之前，需要先指定芯片的型号：

Assign->Device

Device Family:自选

Devices: 芯片名

6接下来要进行管脚分配：

Assign->Pin/Location/Chip

将各信号与实际物力管脚相关联。

7设计下载

上步做完之后再重新编译一遍，然后就可以将设计下载到开发板上。

MAX+plusⅡ->Programmer->Program

开发板使用注意事项 :