请教关于quartus如何添加时序约束

占空比约束没问题 不写也可以 缺省就是50%

虽然都是用于pin的约束 tsu/th和offset不是一回事（offset是io的数据和时钟的延迟 tsu/th是芯片里的dff的数据和时钟的延迟关系 不考虑clock skew的话 应该满足offset+tsu+delay <= T） 如果是registered-in/registered-out的设计 没必要加tsu/th约束了

原则上讲hold time不需要设的 这就是工艺的一个参数 选择了器件以及环境条件以后 工具自然获取了该参数

不管哪个厂家的fpga 肯定hold violation都少于setup violation的

如果出现这种情况 一般都是时钟有问题 查一下clk是否使用了全局时钟资源 再查一下TimeQuest选项Common Clock Path Pessimism Removal是否使能

你的提问太笼统。

在Altera的quartusII下，添加*.sdc文件，使用TQ时序约束器来进行时序验证，具体的语法可以参照altera网站的叙述以及例子工程，当然最简单的方法是买一本altera相关设计的书来看。

1.创建一个仿真波形文件 File-new,在new中选择Other files,并从中选择Vector Waveform File,点击OK；

2.保存仿真波形文件 File-save 保存为**.VWF的文件；

3.仿真 Tools-Simulator Tool,选择功能仿真（Functional),选择**VWF文件，单击Generate Functional Simulation Netlist ,点击Start启动仿真

---