如何用modelsim仿真包含quartus IP核的工程

但是这里的functional是基于门级网表的功能仿真，并不是hdl级的功能仿真。

首先需要将.bdf原理图文件转换为verilog

hdl等第三方eda工具所支持的标准描述文件。在quartus下，保持*.bdf为活动窗口状态，运行[file]/[create/update]/[create

hdl

design

file

for

current

file]命令，在d出窗口选择文件类型为verilog

hdl，即可输出*.v顶层文件。

altera的基本宏功能的功能（行为）仿真模型在quartus工具安装目录下的"eda\sim_lib"目录中：

verilog

hdl语言的仿真库文件为220model.v和altera_mf.v

vhdl语言的仿真库文件为220pack.vhd、220model.vhd、altera_mf.vhd和altera_mf_components.vhd。

仿真时把相关库文件加到工程中去就行了。

1步：查阅<<基于模型设计(qsys篇)>>8页，原来要将a家库建在modelsim安装目录中：

我的modelsim给默认装在c:\Mentor@Graphics内，在其中建了altera_fang仿真库目录。

运行——〉vsim，接着cd C:/MentorGraphics/altera_fang，回车。点菜单File——〉New——〉Library，将上栏默认的work改成primitive

注意到modelsim反馈了信息：“# Copying C:\MentorGraphics\win32/../modelsim.ini to modelsim.ini”。查看新建库目录，果然多了个modelsim.ini文件。

突然想起原来刚读此段时v和vhdl两个库的纠结，果断删除并新建两个子目录altera_fangv,altera_fangvhdl，然后ls一下：

ls

# altera_fangv/

# altera_fangvhdl/

# modelsim.ini

# primitive/，先编译常用的verilog库：cd altera_fangv，建元素V库后找到quartus库文件藏的目录D:\altera\11.1\quartus\eda\sim_lib：点击编译：

依葫芦画瓢，依次建库编译，有点累：altera_mf_v，220model_v，cyclone_v，cycloneii_v，stratix_v，stratixii_v，对应文件名为：altera_mf.v，220model.v，cyclone_atom.v，cycloneii_atom.v，stratix_atom.v，stratixii_atom.v；

这些是我买的老板的fpga 型号，现在可能有点古旧了，据传13版就不支持了。然后是关键一步：

修改modelsim安装目录下的ini文件，去掉只读属性，添加此a家库进系统库，不重装系统就不用每次忘记添加它了；然后打开modelsim就出来了：

谁知一无缝仿真,出现错误:

# ** Error: D:/fft3/lpm_mult0.vhd(39): Library altera_mf not found.

# ** Error: D:/fft3/lpm_mult0.vhd(40): (vcom-1136) Unknown identifier "altera_mf".

# ** Error: D:/fft3/lpm_mult0.vhd(42): VHDL Compiler exiting

# ** Error: C:/MentorGraphics/win32/vcom failed.

看来从网上下的fft3项目用的lpm是默认的vhdl格式，先记下其参数后，按其原参数重新选用verilog格式的lpm。不报错了。但没出来波形。怎么回事？没有设置测试向量吗？查百度知道，原来：

“产生testbench 的步骤： processing ->start ->start testbench template writer 然后quartus II会自动编译生成testbench模板的

”我的项目中激励就是个时钟，填写模板就该行了。试试。。。

（继续）

在经历了夜半3点不眠狂搜加天明闷声狂试后。我投子了，看来quartus真的不能象saber，pspice一样原理图直接仿真，哪怕用modelsim助力：

规规矩矩把顶层原理图转乘.v，然后在项目中把原理图换成它，别忘了重新设其为顶层。呜呼。。。才出来波形。a家的软件q东东真让我等初哥寒心啊。

两个插曲：

1-testbench设置时，注意三个名字可以不同，但第一个名字不要带.vt扩展名；“i1”要加进去。

2-由于li￥cense，飘红时，还是把峻a龙的nios行改成你用的ip号行。起码11

1sp2可用。

使用Quartus II自带的Waveform Editor进行仿真，这种方式仅适用于小project，若project越写越大，Quartus II光做fitter就很耗时间，一整天下来都在作Quartus II编译。比较好的的方式是先写testbench对每个module作前仿真与后仿真，最后再烧入FPGA测试。但要使用testbench作仿真，就得使用ModelSim了。本文向大家介绍在Quartus II 11.0调用ModelSim-Altera 6.5e的详细步骤。

---