如何使用SiP半导体封装优化电路板空间

　　在不增加电子元件体积的情况下，导d、军械和飞机平台等应用中的嵌入式电子设备继续需要额外的处理和性能能力。电子技术创造者可以使用各种技术在更小的空间内提高性能和功能，包括相对密集的标准塑料四方扁平封装 （PQFP）、陶瓷和塑料球栅阵列 （BGA）、芯片级封装 （CSP）、板上芯片 （CoB） ） 和系统级封装 （SiP） 多芯片封装。

　　这些方法中的每一种都有潜在的优点和缺点。BGA 和 CSP 存在诸如球间距减小、影响二级可靠性的无铅球、窄温度能力和过时等问题。CoB 还具有高密度互连形式、热膨胀系数不匹配和昂贵复杂电路板的良率损失等缺点。

　　电路板设计人员通常必须将这些技术组合成一种集成方法，以有效应对与尺寸、重量和功率要求相关的挑战。除此之外，还需要延长产品生命周期、预先计划的产品改进、现代化、技术更新和 *** 作系统开发，挑战可能是巨大的。每一代新一代平台都会改变组件选择的动态，需要在相同或更小的空间内提供更大的容量和性能。

　　SiP 超越其他

　　就性能和上市时间的要求而言，SiP 提供了最有效的解决方案。作为组装在单个封装中的功能系统，SiP 通常包含两个或更多不同的裸片。例如，一个封装可以将处理器、可编程逻辑器件或 FPGA 与多种存储器类型相结合。这些设备将与其他组件结合使用，包括电阻器、电容器、滤波器和稳压器。然后将所有这些元素组装在中介层上，以创建用于预期应用的集成产品。

　　SiP 技术的优势包括能够在更短的上市时间窗口内实现更强大的功能，而这是通过硅集成或 ASIC 开发无法实现的。其他优点包括：

　　减少电路板面积、电路板层数和成本

　　降低 PCB 级别的重量和布线复杂性

　　将不同晶圆厂的不同芯片几何形状、硅技术或芯片整合到同一个封装中的能力

　　将高速设计从 PCB 中取出并将其包含在 SiP 中的能力

　　使用同一封装中的芯片缩小的产品可升级性，对 OEM 透明

　　减小系统中数字封装的尺寸具有挑战性，尤其是当处理性能和电路板空间要求受到系统架构的高度限制时。诸如内存 SiP 或内存加 FPGA 器件等子系统可以帮助确定系统是否必须重新设计或能够适应不断变化的需求。

　　精心设计的 SiP 可以解决性能和生命周期管理问题。当尺寸和空间限制至关重要时，制造商会主动与客户合作以提供特殊包装。此外，当可以提供裸片时，器件、封装和速度等级的衍生产品就被淘汰了，从而进一步减少了过时的挑战。

　　克服空间限制

　　最近的一个案例研究涉及特定应用电路板布局的设计挑战，说明了 SiP 的有效性。设计师的电路板面积约为 160 平方厘米。由于大部分电路板区域由无源器件、连接器和电源设备等必要的支持电路组成，处理器、支持逻辑和存储设备组件的剩余空间大约不到总面积的一半。

　　对于此应用，每个处理器需要 256 MB 的 DDR SDRAM。设计师最初考虑在 60 个细间距 BGA （FBGA） 封装中使用 10 个 512 MB DDR SDRAM 来提供必要的存储密度，每个 FBGA 的尺寸为 10 mm x 12.5 mm，间距为 1 mm。这 10 个器件总共需要布线 600 个焊球，并占用 1，250 mm2 的 PCB 空间。考虑到系统架构的要求和限制，根本没有足够的空间在板上安装这么多组件。

　　为了克服这一挑战，设计人员从 White Electronic Designs 选择了两个 256 MB 208 BGA DDR SDRAM，它们被组织成 32M x 72 存储器件。这两个组件的尺寸分别为 13 mm x 22 mm，仅需要 572 mm2 的电路板空间（比 CSP 技术节省 50% 以上）和 416 个要布线的焊球（I/O 布线减少 30%）。图 1 为电路板平面图（实际布局进行了修改，以保护设计和实际应用的安全性）。这种高性能、高可靠性的 SiP 存储器件满足了有限区域的性能要求，并提供了额外的好处，包括：

　　100% 老化组件确保设备可靠性

　　100% 测试温度范围

　　1.27 mm 间距阵列上的标准 Sn63/37Pb 冶金球，具有二级可靠性

　　减少 PCB 设计中的层数，有助于最大限度地降低电路板成本

　　能够在相同或更小的占用空间内将 256 MB DDR SiP 升级到 512 MB 的 64M x 72 或 1 GB 的 128M x 72，从而满足技术更新或预先计划的产品改进需求

　　本案例研究展示了面临高数字内容和严格的空间、重量和高度要求的工程师如何使用 SiP 半导体封装来优化电路板空间并实现性能和密度突破。

　　审核编辑：郭婷