CMOS和模拟器件电路的晶体管设计新方法

CMOS和模拟器件电路的晶体管设计新方法

日本广岛大学(University of Hiroshima)和日本半导体技术理论研究中心(STARC)共同披露了一种适用于CMOS和模拟器件电路的晶体管设计新方法，希望藉此代替繁杂的BSIM4方法。 

广岛大学的量子和功能电子学教授Michiko Mirua-Mattausch介绍说，双方合作推出的MOS晶体管模型被命名为MiSIM，它采用开放源HiSIM代码，极大地简化了电路模拟过程，使得100nm及其以下尺寸的电路设计时间缩短至一个下午。 

她进一步指出，“对于80nm门电路的设计，我们可将参数数量减少至71个(BSIM4需要400个)，可将设计时间缩短至半天(采用现有的方法需要四天)，并且我们的结果更准确。” 

这种MiSIM/HiSIM工具是利用HSpice/CMI开发的，已全面通过了0.13μm设计规范测试，并且被证明在用于0.11μm及更小尺度设计时准确度更高、速度更快。