一个简单的组合逻辑编写

输入：01   输出：0100

输入：10   输出：0010

输入：11  输出：0001
本实验要求使用HDL语言描述2/4译码器，并在实验平台上面实现这个译码器。描述的时候要注意HDL语言的结构和语法，并熟悉QuartusⅡ的文本编辑器的使用方法。本实验的程序比较简单，主要是通过这次实验熟悉实验环境，为以后更好的做实验做准备。

三 实验要求
1 用HDL语言编写2/4译码器；
2 用实验平台的拨码开关输入，4个LED做为输出
3 在QuartusII平台上仿真
4 在开发板上面验证这个2/4译码器。

四 实验步骤：
按照第一单元介绍的步骤进行 *** 作，学习QuartusⅡ 软件的使用方法：
1 在WINDOWS界面双击QuartusⅡ 5.0图表进入QuartusⅡ环境；
2 单击File菜单下的New Project Wizard: IntroducTIon 按照向导里面的介绍新建一个工程并把它保存到指定路径下面。
3 单击File菜单下的New，选择Verilog HDL File后单击OK就能创建一个后缀名为.v的文本文件。另外，如果已经有文本存在，可以按File菜单里面的Open来选择你的文件。
4 Assignment Device：选择cyclone系列ep1c6q240c8芯片，在advance中设置epcs1使用压缩码流下载；不用管脚置为输入三态，
5 分析
6 Assignment Pin
7 编译
8 仿真
9 Programmer：选用jtag方式下载（.sof格式文件）

五 管脚映射
开关位于开发板的左下部。 拨码开关名称为SW1-SW2. 上面的是SW2，下面的是SW1。当拨码当开关拨到ON（开）时，SW 信号为低电平. 4.7KΩ 用来做上拉。

拨码开关原理图

拨码开关管脚映射
SW1 PIN_13

SW2 PIN_14

开发板包括4 个LED 数码管 在拨码开关的上侧。需要输入高电平才能点亮LED。
LED原理图

LED管脚映射

LED0（左） PIN_7

LED1              PIN_8

LED2              PIN_11

LED3              PIN_12

参考代码如下：

 module yimaqi(iSw,oLed);

input  [1:0] iSw;
output [3:0] oLed;
reg    [3:0] oLed;
always @ (iSw[0] or iSw[1])
case(iSw)   
2'b00 : oLed = 4'b0001;
2'b01 : oLed = 4'b0010;
2'b10 : oLed = 4'b0100;
2'b11 : oLed = 4'b1000;
endcase
endmodule