模数转换技术原理及发展

闪烁式ADC的分辨率受管芯尺寸、过大的输入电容、大量比较器所产生的功率消耗等限制。结果重复的并联比较器如果精度不匹配，还会造成静态误差，如会使输入失调电压增大。同，这一类型的ADC由于比较器的亚稳压、编码气泡，还会产生离散的、不精确的输出，即所谓的“火花码”。这类ADC的优点是模/数转换速度最高，缺点是分辨率不高，功耗大，成本高。

现代发展的高速 ADC电路结构主要采用这种全并行的ADC，但由于功率和体积的限制，要制造高分辨率闪烁式ADC是不现实的。由两个较低分辨率的闪烁式ADC构成较高分辨率的半闪烁式ADC或分级型ADC是当今世界制造高速ADC的主要方式。图2所示是一个8位的两级并行半闪烁式ADC的原理框图。其转换过程分为两步：第一步是粗化量化。先用并行方式进行高4位的转换，作为转换后的高4位输出，同时再把数字输出进行D/A转换，恢复成模拟电压。第二步是进一步细化量化。把原输入电压与D/A 转换器输出的模拟电压相减，其差值再进行低4全的A/D转换。然后将上述两级A/D转换器的数字输出并联后作为总的输出。这样，在转换速度上作出了一点牺牲，但解决了分辨率提高和元件数目刷增的矛盾。现代高速ADC与普通ADC相比的主要特点是：单电源性能；将基准电源、采样保持器和增益放大器集成在一块芯片上，集成度高；采用标准的0.6μm的CMOS工艺开发各种价格的低功耗ADC。  
   

1.2 逐次逼近型

逐次逼近型ADC是应用非常广泛的模/数转换方法，它由比较器、D/A转换器、比较寄存器SAR、时钟发生器以及控制逻辑电路组成，将采样输入信号与已知电压不断进行比较，然后转换成二进制数。其原理图如图3所示，首先将DAC的最高有效位MSB保存到SAR，接着将该值对应的电压与输入电压进行比较。比较器输出被反馈到DAC，并在一次比较前对其进行修正。在逻辑控制电路和时钟驱动下，SAR不断进行比较和移位 *** 作，直到完成LSB的转换，此时所产生的 DAC输出逼近输入电压的±1/2LSB。当每一位都确定后，转换结果被锁存到SAR并作为ADC输出。这一类型ADC的优点：高速，采样速率可达 1MSPS；与其它ADC相比，功耗相当低；在分辨率低于12位时，价格较低。缺点：在高于14位分辨率情况下，价格较高；传感器产生的信号在进行模/数转换之前需要进行调理，包括增益级和滤波，这样会明显增加成本。

1.3 积分型ADC

积分型ADC又称为双斜率或多斜率ADC，是应用比较广泛的一类转换器。它的基本原理是通过两次积分将输入的模拟电压转换成与其平均值成正比的时间间隔。与此同时，在此时间间隔内利用计数器对时钟脉冲进行计数，从而实现A/D转换。其原理图如图4所示。其工作分为两个阶段，第一阶段为采样期；第二阶段为比较期。通过两次积分和计数器的计数可以得到模拟信号的数字值D=2nV1/VR，其中n为计数器的位数，V1为输入电压在固定时间间隔内的平均值。
积分型ADC两次积分的时间都是利用同一个时钟发生器和计数器来确定，因此所得到的D表达式与时钟频率无关，其转换精度只取决于参考电压VR。此外，由于输入端采用了积分器，所以对交流噪声的干扰有很强的抑制能力。若把积分器定时积分的时间取为工频信号的整数倍，可把由工频噪声引起的误差减小到最小，从而有效地抑制电网的工频干扰。这类ADC主要应用于低速、精密测量等领域，如数字电压表。其优点是：分辨率高，可达22位；功耗低、成本低。缺点是：转换速率低，转换速率在12位时为100～300SPS。   

1.4 压频变换型ADC

前面所讲到的并行比较ADC和逐次逼近型ADC均属于直接转换ADC，而积分型和下面所讲到的压频变换型ADC则属于间接ADC。压频变换型ADC是先将输入模拟信号的电压转换成频率与其成正比的脉冲信号，然后在固定的时间间隔内对此脉冲信号进行计数，计数结果即为正比于输入模拟电压信号的数字量。从理论上讲，这种ADC的分辨率可以无限增加，只要采用时间长到满足输出频率分辨率要求的累积脉冲个数的宽度即可。其优点是：精度高、价格较低、功耗较低。缺点是：类似于积分型ADC，其转换速率受到限制，12位时为100～300SPS。

1.5 ∑-Δ型ADC

与一般的ADC不同，∑-Δ型ADC不是直接根据抽样第一个样值的大小进行量化编码，而根据前一量值与后一量值的差值即所谓的增量的大小来进行量化编码。从某种意义讲，它是根据信号波形的包络线进行量化编码的。∑-Δ型ADC由两部分组成，第一部分为模拟∑-Δ调制器，第二部分为数字抽取滤波器，如图5所示。∑-Δ调制器以极高的抽样频率对输入模拟信号进行抽样，并对两个抽样之间的差值进行低位量化，从而得到用低位数码表示的数字信号即∑-Δ码；然后将这种∑-Δ码送给第二部分的数字抽取滤波器进行抽取滤波，从而得到高分辨率的线性脉冲编码调制的数字信号。因此抽取滤波器实际上相当于一个码型变换器。由于∑--△具有极高的抽样速率，通常比奈奎斯特抽样频率高出许多倍，因此∑--△转换器又称为过抽样A/D转换器。这种类型的ADC采用了极低位的量化器，从而避免了制造高位转换器和高精度电阻网络的困难；另一方面，因为它采用了∑--△调制技术和数字抽取滤波，可以获得极高的分辨率；同时由于采用了低位量化输出的采用高分辨率的码，不会对抽样值幅度变化敏感，而且由于码位低，抽样与量化编码可以同时完成，几乎不花时间，因此不需要采样保持电路，这就使得采样系统的构成大为简化。这种增量调制型ADC实际上是以高速抽样率来换取高位量化，即以速度来换精度。近年来，采用高分辨率的∑--△型ADC颇为流行，它的一个突出优点是在一片混合信号CMOS大规模集成电路上实现了ADC与数字信号处理技术的结合。这一技术的其它优点：分辨率高达24位；比积分型及压频变换型ADC的转换速率高；采用混合信号CMOS工艺，可实现低价格、高分辨率的数据采集和数字信号处理；由于采用高倍频过采样技术，降低了对传感器信号进行滤波的要求，实际上取消了信号调理。缺点：当高速转换时，需要高阶调制器；在转换速率相同的条件下，比积分型和逐次逼近型ADC的功耗高。

目前，∑--△型ADC分为四类：

（1）高速类ADC；

（2）调制解调器类ADC；

（3）编码器类ADC；

（4）传感器低频测量ADC。

其中每一类∑--△型ADC又分为许多型号，给用户带来极大方便。流水线型（Pipeline）ADC又称为子区式ADC，它由若干级级联电路组成，每一级包括一个采样/保持放大器、一个低分辨率的ADC和DAC以及一个求和电路，其中求和电路还包括可提供增益的级间放大器。快速精确的n位转换器分成两段以上的子区（流水线）来完成。首级电路的采样/保持器对输入信号取样后先由一个m位分辨率粗A/D转换器对输入进行量化，接着用一个至少n位精度的乘积型数模转换器（MDAC）产生一个对应于量化结果的模/拟电平并送至求和电路，求和电路从输入信号中扣除此模拟电平。并将差值精确放大某一固定增益后关交下一级电路处理。经过各级这样的处理后，最后由一个较高精度的K位细 A/D转换器对残余信号进行转换。将上述各级粗、细A/D的输出组合起来即构成高精度的n位输出。图3所示为一个14位5级流水线型ADC的原理图，图7 所示为每级内部结构图。

流水线型ADC必须满足以下不等式以便纠正重叠错误：式中，1为级数，m为各级中ADC的粗分辨率，k为精细ADC的细分辨率，而 n是流水线ADC的总分辨率。流水线ADC不但简化了电路设计，还具有如下优点：每一级的冗余位优化了重叠误差的纠正，具有良好的线性和低失调；每一级具有独立的采样/保持放大器，前一级电路的采样/保持可以释放出来用于处理下一次采样，因此允许流水线各级同时对多个采样进行处理，从而提高了信号的处理速度，典型的为 Tconv<100ns；功率消耗低；很水有比较器进入亚稳态，从根本上消除了火花码和气泡，从而大大减少了ADC的误差；多级转换提高了ADC的分辨率。同时流水线型ADC也有一些缺点：复杂的基准电路和偏置结构；输入信号必须穿过数级电路造成流水延迟；、同步所有输出需要严格的锁存定时；对工艺缺陷敏感，对印刷线路板更为敏感，它们会影响增益的线性、失调及其它参数。

目前，这种新型的ADC结构主要应用于对THD和SFDR及其它频域特性要求较高的通讯系统，对噪声、带宽和瞬态相应速度等时域特性要求较高的CCD成像系统，对时域和频域参数都要求较高的数据采集系统。随着数字技术的发展，AD也有了长足的进步和发ADC正朝着低功耗高速、高分辨率的方向发展，在此基础上，还要考虑功耗、体积、便捷多功能、与计算机及通信网络的兼容性。ADC主要的应用领域不断拓宽，广泛应用于多媒体、通讯、自动化、仪器仪表等领域。对不同领域的不同要求，例如接口、电源、通道、内部配置的要求，每一类ADC都有相应的优化设计方法。同时，用户不仅要考虑到ADC本身的工艺和电路结构，而且还应考虑到ADC的外围电路，如相应的信号调理电路等模拟电路的设计。如在单电源、低功耗条件下设计新型的ADC时，为了解决单电源的输入和输出的动态范围问题，可以采用超高速补偿双极性（XFCB）工艺制造的电流反馈运算放大器；为了解决推荐电压、低电流条件下的低噪声低温漂基准电压问题，可以采用外加离子注入场效应管（XFET）基准源的方法；为了满足低功耗的要求，可以采用节能工作方式（Power Down）；为设计出微型ADC，可采用减小体积的2线或2线制兼容的串行接口；为了减小信号源到整个AD转换器的模拟信号通路的误差，可以采用自校准技术纠正误差等等。针对实际应用中具体要求，各种新型的设计方案应运而生。这些技术不断完善和改进现有ADC的速度和精度，同时也成为现代ADC新补充的特点和发展方向。    
  

传统方式的ADC，例如逐次逼近型、积分型、压频变换型等，主要应用于中速或较低速、中等精度的数据采集和智能仪器中。在全并行基础上发展起来的分级型和流水线型ADC主要应用于高速情况下的瞬态信号处理、快速波形存储与记录、高速数据采集、视频信号量化及高速数字通讯技术等领域。此外，采用脉动型和折叠型等结构的高速ADC，可应用于广播卫星中的基带解等方面。这些高速ADC，今后的展方向是在现有高速基础上尽可能提高其分辨率，以满足兼顾高速、高精度的发展方向。20世纪90年代以来获得很大发展的∑-Δ型ADC利用高抽样率和数字信号处理技术，将抽样、量化、数字信号处理融为了一体，从而获得了高精度的ADC，目前可达24位，主应用于高精度数据采集特别是数字音响系统、多媒体、地震勘探仪器、声纳等电子测量领域。   

自电子管A/D转换器面世以来，经历了分立半导体、集成电路数据转换器的发展历程。在集成技术中，又发展了模块、混合和单片机集成数据转换器技术。在这一历程中，工艺制作技术都得到了很大改进。单片集成电路的工艺技术主要有双极工艺、CMOS工艺以及双极和CMOS相结合的BiCMOS工艺。模块、混合和单片集成转换器齐头发展，互相发挥优势，互相弥补不足，开发了适用不同应用要求的A/D和D/A转换器。近年来转换器产品已达数千种。

A/D和D/A转换器的主要发展趋势是，单片集成以硅为主导发展技术，并加速以硅为基础的异质结技术的发展；混合和模块集成A/D和D/A转换器是军事/航天系统的主导产品，将与硅芯片技术并行发展，而且需建立在先进的芯片技术基础之上；低电源、低功耗、高速、高精度A/D和D/A转换器是主导发展产品，其中16位100～200MHz及8～10位10GHz的高性能 A/D转换器是新一代先进雷达、电子占和通讯电子系统的关键器件之一，它们是重点发展目标；目前已有工艺技术能满足目标产品的制作，如III/V化合物半导体异质结技术℃，其日体管的ft已大于50GHz；工艺技术中，双极（特别是异质结双极）、CMOS、BiCMOS将并行发展，加工尺寸已发展到半亚微米亚料微米，将继续向深度发展。近年来，A/D和D/A转换器的市场呈稳步增长的发展趋势，它们在现代军用和民用电子系统中均显示出其重要地。2000年的市场销售额已达20.3亿美元。  

不论是传统型ADC还是表发展起来的ADC都有各自的优缺点和适应场合。在选用ADC时，不仅要考虑应用的精度、速度等主要指标，还要考虑输入信号的形式（单端或差动输入）、输入信号范围、输入通道类型和数量、工作电源、内部基准、激励源等多种具体功能上的差异，这些在选型上都是认真考虑的。现代ADC制造商为用户应用考虑的越来越多，用户在方案设计时一定要在器件选型上下一些功夫，针对实际应用的具体要求尽量做到选型合理，这样往往可以简化设计、降低成本、提高性价比。