三大新技术能否改善IC设计中的功耗、性能和面积？

两岸的IC设计公司在先进制程节点晶片设计和其复杂度的进展令全球半导体界瞩目。于此同时，对领先EDA工具的需求也持续上升。

Cadence在今年上半年推出了Innovus设计实现系统，称其为新一代的实体设计实现解决方案，使系统开发人员能够在先进的16/14/10奈米FinFET制程以及其他成熟的制程节点上交付最佳功耗、性能和面积(PPA)指标的设计。

2015年10月中旬，我拜访了Cadence位于美国矽谷的总部，与Cadence公司设计实作产品事业部的产品管理总监Vinay Patwardhan就如何进一步加速IC上市并同时提高PPA指标进行了面对面的交流。

Patwardhan于2013年加入Cadence，他积极参与了为市场带来新的Signoff及数位实现工具的工作。在加入Cadence之前，他曾在Synopsys、Magma、Sun Microsystems以及Texas Instruments任职，担任支援并设计高性能微处理器和ASIC的不同管理角色。