采用堆叠硅片互联技术的FPGA

　　日趋庞大和复杂的设计使得FPGA在系统设计中的作用日益凸显。设计工程师要求用更少的资源实现更多功能，降低开发风险，并能快速开发差异化的产品，这驱使人们不断探索拥有更大的逻辑容量，更多高速串行收发器、更多处理元件、以及更大存储数据的内存的FPGA解决方案，而FPGA目前主要遵循摩尔定律的发展速度，即每一代新工艺技术增加近两倍的逻辑容量。这一增长速度已经无法满足高端设计对更多可用资源和更高良率的需求。

　　针对上述挑战，赛灵思公司日前在全球首次推出堆叠硅片互联技术，通过在单个封装中集成多个FPGA芯片，实现了全新的容量、带宽和功耗优势，从而突破了摩尔定律的界限。汤立人表示，“经过赛灵思五年来的精心研发，以及TSMC和我们的封装供应商所提供的业界领先技术，使我们能为电子系统开发人员带来创新的解决方案。该技术能够为每个工艺节点FPGA带来容量提升2倍的优势。”

　　新技术的核心是赛灵思专利的FPGA创新架构、业界领先的微凸块技术以及TSMC的硅通孔(TSV)技术。堆叠硅片互联结构采用并排式芯片布局，将4个经ASMBL架构优化的FPGA Slice并排排列在硅中介层上，Slice之间拥有超过10,000个过孔走线，时延仅为1纳秒。然后使用微凸块将硅片连接至硅中介层。由于采用的是大量低延时、芯片间互连，不会有I/O功耗的浪费，而且避免了垂直硅片堆叠方法出现的热通量和设计工具流问题。欲了解更多信息请登录电子发烧友网(http://www.elecfans.com)

　　无源硅中介层负责FPGA Slice的互连，它采用65nm工艺技术制造，拥有4个通孔金属层，以构建用于连接多个FPGA芯片的上万条走线。无晶体管意味着风险较低，不会出现硅通孔带来的性能下降问题。硅通孔仅用来桥接电源/接地/IO到C4凸块，再结合使用C4凸块将FPGA/中介层堆叠用倒装芯片技术贴装到封装基片上。

　　采用堆叠硅片互联技术的另一个优势是，堆叠硅片FPGA能够当作单片器件来使用，设计人员仅需创建并管理一个设计项目，堆叠硅片互联技术的布线对用户而言是透明的，用户可以使用标准时序收敛流程来进行设计构建和调试。而采用多个FPGA需要管理多个项目，涉及I/O多路复用及其他设计技巧，实现贯穿多个设计的时序收敛极富挑战性。

　　图1：采用堆叠硅片互联技术的FPGA。

　　堆叠硅片互联技术能够实现高带宽、低功耗的FPGA连接，相对于传统方法，单位功耗芯片间连接带宽可以提高100倍，时延减至五分之一，且不会占用任何高速串行或并行I/O资源，能够满足下一代有线通信、下一代无线通信、高性能计算、医疗成像、航空航天和军用等要求苛刻的FPGA应用需求。采用该技术开发的28nm Virtex-7 LX2000T产品将成为首款多芯片FPGA，其逻辑容量高达200万个逻辑单元，是目前赛灵思串行收发器的最大型40nm FPGA的3.5倍以上，同时也是20nm竞争产品的2.8倍以上。欲了解更多信息请登录电子发烧友网(http://www.elecfans.com)