利用MIPS多线程处理器优化SoC设计

　　今天的市场上有许多多线程处理器。英特尔公司已经利用其超线程技术将该技术引入高端计算应用领域。此外，其他许多SoC制造商，如Broadcom、LanTIq、Mobileye、NetLogic Microsystems、PMC-Sierra、Ralink Technology和Sigma Designs也交付了上百万个采用多线程处理器的产品。许多这样的SoC都采用了基于业界标准MIPS架构的多线程MIPS32 34K系列内核或多线程、多处理MIPS32 1004K一致处理系统(CPS)。目前硬件多线程已经成为主流应用，并越来越被视为SoC设计中实现最佳性能的有效方法。

　　用多线程提高流水线利用率

　　如前所述，增加一个给定单线程处理器的IPC数量是一个主要目标。通常情况下，即使是非常高性能的处理器也有大量时间闲置，目的是等待数据到达。常见的情况是，带有共享存储系统先进处理器需花50%的时间等待数据在缓存未中(cache miss)后返回。此数据检索的等待时间可能会持续几十个周期，在极端情况下甚至是数百个周期。无论数量多少，处理器在此期间做的都是无效工作。多线程处理器可以在多个线程之间切换以利用这些闲置的周期。这些周期现在可以用来自其他线程的有用指令填满，从而避免未使用的周期白白浪费。这最终将获得更好的流水线利用率并提升系统的吞吐量。

　　确保线程切换效率的一个关键环节是怎样进行线程相关信息或语境的管理。当映射到一个线程时，每个任务都有相关的上下文信息，如程序计数器和寄存器信息子集，这些信息是以硬件加载和更新的。在单线程处理器中，由于处理器在线程之间切换，这些上下文必须导入(swapped in)或导出。当在线程之间变换时，需要有与保存和恢复 *** 作有关的额外处理。这种负担可能会变得非常繁重，尤其是采用高语境(high context)切换。多线程处理器支持由每个硬件支持的线程的完整上下文存储，无需保存和恢复 *** 作。这种机制支持切换线程或上下文的零周期开销。

　　图1显示了多线程是如何提高流水线利用率的基本机制。在这种情况下，在不同的时间点有三个线程出现了缓存未中。在这些线程暂停(stall)期间，其他线程在同一条流水线上做着有用的工作，从而增加了IPC。

　　MIPS多线程技术

　　MIPS科技的多线程技术基于两个层次框架，涉及虚拟处理单元(VPE)和线程上下文(TC)，支持每个周期的线程切换。每个多线程内核多达可支持两个VPE，它们共享其他硬件资源中的一条流水线。不过，由于每个VPE可以有自己针对高速缓存的转换后备缓冲器(TranslaTIon Look-aside Buffer，TLB)，因此它们都可作为针对一个SMP Linux *** 作系统的两个独立处理器出现。对于更细粒度的线程处理应用，每个VPE可以支持多个TC。这些TC共享一个执行单元，但各有各的程序计数器和内核寄存器文件，以便每个TC都可以处理来自软件的线程。34K内核多达可以支持分配在两个VPE上的九个TC，在运行时进行优化和分区。利用最小的芯片面积可执行MIPS多线程功能。