两个导体之间的串扰取决于它们之间的互感和互容。通常在数字设计中,感性串扰相当于或大于容性串扰,因此在这里开始我们主要讨论感性耦合的机制。
关于集总电路中互感耦合的理论大家可以参考相关文献。假定返回信号电流将会产生磁场。该磁场反过来在其他的电路走线上产生感应电压。
感应电压与驱动信号的导数成正比,当上升时间变短的时候,感应电压将变得非常严重。
因为返回电流密度以及和它相关的局部磁场强度按照式逐渐减少,所以我们猜想,在图5.4中,当逐渐把两条走线相互移开时,相互的感性串扰也应该逐渐减少。
这里我们用测量到的噪声电压与驱动阶跃幅度的比率来表示串扰。常数K取决于电路上升时间和干扰走线的长度。K通常小于1。
我们可以用一个简单的实验来检验这个假设。在图5.5中配置的走线是26IN长,中心线之间的距离是0.080IN。它们布放在一个单面电路板上。该实验的地平面是紧贴在电路板下面的一张完整的铜板。同时,在电路板和地层之间插入一片已知厚度的电介质。通过这样的安排,可以同时改变驱动和接收到地平面的有效高度。
因为问题中涉及特性阻抗,比率的大小比绝对数值更重要,在这个例子中,比率D/H决定串扰。通过改变走线距地平面的高度,可以控制比率D/H。
图5.6画出了当驱动输入为3.5V的阶跃时,在D点测量到的阶跃响应结果。图5.6中的距离地平面高度分别为0.010IN,0.020IN,0.030IN,0.040IN和0.050IN。其中最后的走线完全没有采用地平面。
图5.7把测量到的数据汇集成表格,显示出线路间的互感是比率D/H的函数,面积作为相互耦合的度量单位。通过测量面积,当遇到一个高的回路电感时,我们可以得到驱动波形的减慢趋向。这个效应在噪声曲线图中表现出来的是高耦合因数时噪声脉冲会加长。
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)