莱迪思半导体推出第三代LatticeECP3系列FPGA

莱迪思半导体推出第三代LatticeECP3系列FPGA,第1张

  LatTIceECP3系列是来自莱迪思半导体公司的第三代高价值的FPGA,在业界拥有SERDES功能的FPGA器件中,它具有最低的功耗和价格。 LatTIceECP3 FPGA系列提供多协议的兼容XAUI抖动的3.2G SERDES,DDR3存储器接口,强大的DSP功能,高密度的片上存储器以及多达149K的LUT,所有器件的功耗和价格只有同类拥有SERDES功能的FPGA的一半。整个LatTIceECP3系列采用富士通公司先进的低功耗工艺技术制造。

  主要特点

  配备SERDES的低功耗FPGA

  低功耗工艺

  与同类产品相比,静态功耗降低80%,总功耗降低50%

  在3.2 Gbps速率下,每个SERDES信道的功耗小于100mW

  经过优化的FPGA结构

  4-输入查找表(LUT)结构

  逻辑密度从17K至149K LUT

  高达6.8兆位的嵌入式RAM块(EBR)

  每个器件拥有2个DLL、2至10个PLL

  可级联的带有ALU的sysDSP™

  乘、累加、加和减法运算

  高性能的加法树和MMAC功能

  54位可级联的算术逻辑单元

  24至320个乘法器(18x18)

  高级的配置选项

  针对SPI闪存的并行触发模式

  双引导映像支持

  片上的128位AES解码功能

  采用TransFR™技术的现场更新

  高速嵌入式SERDES

  至多16个3.2Gbps的信道

  数据率从250Mbps到3.2Gbps

  兼容IEEE802.3-2002 XAUI抖动标准

  支持混合协议与混合速率

  灵活的sysIO?缓冲器

  LVCMOS 33/25/18/15/12, PCI, SSTL3/2/18 & HSTL15 & HSTL18

  LVDS, Bus-LVDS, MLVDS & LVPECL

  800 Mbps DDR3, 1 Gbps LVDS

  丰富的封装与用户I/O选择

  多达586个用户I/O管脚

  低成本的Wirebond fpBGA封装

  无铅/符合RoHS标准

欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/dianzi/2463853.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2022-08-04
下一篇 2022-08-04

发表评论

登录后才能评论

评论列表(0条)

保存