基于CMOS工艺的高阻抗并行AD芯片TLC5510_技术

　　1　概述

　　TLC5510是美国TI公司生产的新型模数转换器件(ADC)，它是一种采用CMOS工艺制造的8位高阻抗并行A/D芯片，能提供的最小采样率为20MSPS。由于TLC5510采用了半闪速结构及CMOS工艺，因而大大减少了器件中比较器的数量，而且在高速转换的同时能够保持较低的功耗。在推荐工作条件下，TLC5510的功耗仅为130mW。由于TLC5510不仅具有高速的A/D转换功能，而且还带有内部采样保持电路，从而大大简化了外围电路的设计;同时，由于其内部带有了标准分压电阻，因而可以从+5V的电源获得2V满刻度的基准电压。TLC5510可应用于数字TV、医学图像、视频会议、高速数据转换以及QAM解调器等方面。

　　2　内部结构、引脚说明及工作原理

　　2.1 TLC5510的引脚说明

　　TLC5510为24引脚、PSOP表贴封装形式(NS)。其引脚排列如图1所示。各引脚功能如下：

　　AGND：模拟信号地;

　　ANALOG IN：模拟信号输入端;

　　CLK：时钟输入端;

　　DGND：数字信号地;

　　D1～D8：数据输出端口。D1为数据最低位，D8为最高位;

　　OE：输出使能端。当OE为低时，D1～D8 数据有效，当OE为高时，D1～D8为高阻抗;

　　VDDA：模拟电路工作电源;

　　VDDD：数字电路工作电源;

　　REFTS ：内部参考电压引出端之一，当使用内部电压分压器产生额定的2V基准电压时，此端短路至REFT端;

　　REFT：参考电压引出端之二;

　　REFB：参考电压引出端之三;

　　REFBS ：内部参考电压引出端之四，当使用内部电压基准器产生额定的2V基准电压时，此端短路至REFB端。

　　2.2 TLC5510的内部结构及工作过程

　　TLC5510的内部结构如图2所示。由图中可以看出：TLC5510模数转换器内含时钟发生器、内部基准电压分压器、1套高4位采样比较器、编码器、锁存器、2套低4位采样比较器、编码器和1个低4位锁存器等电路。TLC5510的外部时钟信号CLK通过其内部的时钟发生器可产生3路内部时钟，以驱动3组采样比较器。基准电压分压器则可用来为这3组比较器提供基准电压。输出A/D信号的高4位由高4位编码器直接提供，而低4位的采样数据则由两个低4位的编码器交替提供。

　　TLC5510的工作时序见图3。时钟信号CLK在每一个下降沿采集模拟输入信号。第N次采集的数据经过2.5个时钟周期的延迟之后，将送到内部数据总线上。

　　在图3所示的工作时序的控制下，当第一个时钟周期的下降沿到来时，模拟输入电压将被采样到高比较器块和低比较器块，高比较器块在第二个时钟周期的上升沿最后确定高位数据，同时，低基准电压产生与高位数据相应的电压。低比较块在第三个时钟周期的上升沿的最后确定低位数据。高位数据和低位数据在第四个时钟周期的上升沿进行组合，这样，第N次采集的数据经过2.5个时钟周期的延迟之后，便可送到内部数据总线上。此时如果输出使能OE有效，则数据便可被送至8位数据总线上。由于CLK的最大周期为50ns，因此，TLC5510数模转换器的最小采样速率可以达到20MSPS。

　　3 在线阵CCD数据系统中的应用

　　图4 为TLC5510的典型外接电路。图中的FB1～FB3为高频磁珠，模拟供电电源AVDD经FB1～FB3为三部分模拟电路提供工作电流，以获得更好的高频去耦效果。

　　笔者研制的该线阵CCD数据采集系统主要由时序发生器、CCD驱动电路、视频信号预处理电路及ADC、数据存储器、PC机等组成。TLC5510的高速、内带采样保持电路等特点使其更利于该设计。TLC5510的主要作用是将CCD输出的高速模拟视频信号转换为与其模拟幅值相对应的8位数字视频信号。图5是笔者设计的视频信号A/D转换器TLC5510的外围电路。TLC5510可使用外部和内部两种基准电压连接方法。其中外部基准电压从引脚REFT和REFB接入，并应满足：

　　VREFB+2V≤VREF≤VDDA

　　0≤VREFB≤VREFB-2V

　　2V≤VREFT-VREFB≤5V

　　对于从零电平开始的正极性模拟输入电压，REFB应当连接到模拟地AGND。VREFT的范围为2V～5V。如果要简化电路，可利用TLC5510的内部分压电阻从模拟电源电压VDDA上取得基准电压。在本设计中，CCD输出的模拟视频信号经过反相、滤波、放大之后即为从零电平开始的正极性模拟电压信号。因此，为了简化电路并同时满足设计要求，笔者选用了TLC5510的内部基准方式，同时，因为CCD视频信号是2V基准，所以，根据TLC5510的自身的特点，在设计过程中，笔者将REFBS端与AGND，而将REFTS与VDDA端相连，同时将REFBS短接至REFB端，REFTS短接至REFT端来获得2V基准电压。

　　在用该数据采集系统采集数据的过程中，当CCD输出端输出视频信号时，在由时序发生器产生的A/D转换控制时钟CLK的同步控制下， TLC5510会将差动放大、低通滤波后的CCD模拟视频信号实时地转换为与其模拟幅值相对应的8位数字信号，当TLC5510的输出使能 OE为低电平且高速数据存储器的地址译码控制和写控制均有效时，系统可将转换结果存入高速数据存储器，以等待PC机的读取。为了使CCD输出的视频信号能够正确可靠的转换和存储，在设计过程中，笔者对TLC5510的工作控制时钟CLK、输出使能OE及高速数据存储器的地址译码控制时钟、读写控制时钟的周期做了具体的时间预算，并对它们之间的逻辑相位关系做了详细的研究。根据预算，笔者将时序发生器内部的计数器、比较器、逻辑门以及D触发器等进行逐级分频和逻辑组合，从而使其产生正确可靠的时序逻辑。系统及数据分析实验证明，采用TLC5510作为线阵CCD视频信号的A/D转换芯片，其接口电路简单实用，使用方便，稳定性好。