DDR3的工作原理及DDR3 SDRAM控制器设计与结果分析_技术

摘要 :ＤＤＲ３ＳＤＲＡＭ是第二代双倍数据传输速率同步动态随机存储器，以其大容量、高速率和良好的兼容性得到了广泛应用。文中介绍了ＤＤＲ３的特点和 *** 作原理，以及利用ＭＩＧ软件工具在Ｖｉｒｔｅｘ－６系列ＦＰＧＡ中实现ＤＤＲ３ＳＤＲＡＭ控制器的设计方法，并进行硬件测试。验证了ＤＤＳ３控制器的可行性，其工作稳定、占用资源少、可植性强等。

ＤＤＲ３ＳＤＲＡＭ是从ＤＤＲ、ＤＤＲ２发展而来的一种高速同步动态随机访问存储器。由于ＤＤＲ３ＳＤＲＡＭ可以在脉冲的上升和下降沿都传输数据，因此传输数据的等效频率是工作频率的两倍。与ＤＤＲ２相比，ＤＤＲ３主要有以下优势：（１）ＤＤＲ３采用８－ｂｉｔ预取技术，解决了外部数据传输率与核心频率之间的矛盾，保证了数据传输率的持续增长，同时增加了带宽。（２）ＤＤＲ３的核心电压为１.５Ｖ，增加异步重置与ＺＱ校准功能，功耗比ＤＤＲ２降低了２５％。（３）ＤＤＲ３存储器模块的地址、命令、控制信号和时钟采用了“ ｆｌｙ－ｂｙ” 的拓扑结构，大幅减轻了地址／命令／控制与数据总线的负载，提高了信号的完整性［２］。本文介绍了ＤＤＲ３的特点和 *** 作原理，利用ＭＩＧ软件工具在Ｖｉｒｔｅｘ－６系列ＦＰＧＡ中实现ＤＤＲ３ＳＤＲＡＭ控制器的设计，并给出了硬件测试的结果。

1 DDR3 的 *** 作原理

ＤＤＲ３ＳＤＲＡＭ加电后必须按照规定的步骤完成初始化。在初始化的过程中应注意对模式寄存器和扩展模式寄存器的配置。通过初始化可以完成对ＣＡＳ延迟，突发长度，突发类型，输出驱动能力，片上端接电阻（ＯＤＴ）的值，伴随ＣＡＳ的附加延迟，片外驱动器校准等配置［３－４］。初始化完成后，ＤＲ３ＳＤＲＡＭ进入正常工作状态，此时可以对其进行寻址和读写 *** 作。

1. 1 预充命令
预充命令用于释放已经打开的Ｂａｎｋ和已经打开的行或者打开新的Ｂａｎｋ和新的行。发送预充命令后，要经过ｔＲＰ（ＲｏｗＰｒｅｃｈａｒｇｅｃｏｍｍａｎｄＰｅｒｉｏｄ，行预充电有效周期）个时钟发送行有效命令。如果超过了这个延迟，那么Ｂａｎｋ就会进入空闲状态。地址线的Ａ１０用于决定是对一个还是所有的Ｂａｎｋ进行预充。一个Ｂａｎｋ被预充之后，进入空闲状态，等待接收激活命令。

1. 2 激活命令
在任何读写命令被发送到ＤＤＲ３ＳＤＲＡＭ存储器的行上之前，Ｂａｎｋ中的行必须使用激活命令进行激活。与激活命令一起被触发的地址用来选择将要存取的Ｂａｎｋ和行，与读或写命令一起触发的地址位用来选择突发存取的起始列单元。

1. 3 读命令
读命令用来启动一个突发的存储器读 *** 作，以访问一个激活的行。ＢＡ０～ＢＡ２用来选择存储体Ｂａｎｋ地址，Ａ０～Ａｉ提供的输入地址用来选择开始列位置。在读 *** 作完成之后，这个行在随后的访问中仍是活跃，直到该行被预充命令关闭。随着数据一起传送的还包括一个双向的数据选通信号ＤＱＳ，在读周期中，ＤＱＳ由ＤＤＲ存储器产生，它与数据时边沿对齐，其读时序［２］如图１所示。

1.4 写命令
写命令用来启动一个突发的存储器写 *** 作，由ＦＰＧＡ向ＤＤＲ３ＳＤＲＡＭ写入数据，只需按照ＤＤＲ３ＳＤＲＡＭ的工作要求发出相应的指令即可。ＢＡ０～ＢＡ２用来选择存储体Ｂａｎｋ地址，Ａ０～Ａｉ提供的输入地址用来选择开始列位置。在写周期中，ＤＱＳ由ＤＤＲ３控制器产生，它与数据时中心对齐，其写时序［２］如图２所示。