Xilinx FPGA学习笔记（1）：1602液晶IP核设计与实现

　　电子发烧友网核心提示：简单介绍设计的LCD液晶IP核的思路，首先生成100us的时钟，然后根据初始化顺序，编写状态机。最终设计效果是在1602液晶屏上可以静态显示16*2的任意字符串（可显示英文或部分日文或自定义图像），而这只需修改两个参数即可轻松实现。1602为常见的液晶显示设备，本实验所用的规格为16x2字符型驱动，直观图如下所示。

　　上图为已完成的LCD液晶驱动显示效果（可以显示任意字符串），由两行组成，可以显示英文字符，部分日语，也可以显示自定义的图像，Spartan-3E所用的1602 （Sitronix ST7066U graphics controller）与FPGA的接口如下所示：

　　信号说明：

　　其中SF_D为4位的数据接口位，LCD_E为液晶显示或者不显示控制位，LCD_RS为区分控制或数据信号标志位，当LCD_RS = ‘0’时，表示SF_D为控制信号；LCD_RS=’1’，此时SF_D为数据位，LCD_RW为读写控制位，因为不需要从LCD液晶屏中读取数据所以可以简单的再复位 *** 作时，将其清零即可。