要找到能和模拟输入范围一致,同时具有适量输入、大小符合所需和正确采样速度的模拟数字转换器(ADC)往往相当困难。特别是系统设计师在采用宽电压波动时,要考虑到缩小驱动ADC满量程的输入讯号将大幅降低讯号噪声比(SNR)。本文将探讨影响SNR损耗的因素,以及如何能将其量化,更重要的是如何将它最小化。
附图 :参考设计架构
在使用模拟数字转换器做设计时,一个最普遍的误解是缩小输入讯号来驱动ADC的满量程刻度将大幅缩减讯号噪声比。正在进行宽电压波动设计的工程师应特别关注这个问题。另外,一些针对低压输入(5V或以下)提供比高压输入更宽广电压范围的模拟数字转换器也加剧了此一问题。更高的供应电压通常会导玫较高功耗,并提升板级设计的复杂性,举例来说,它们可能会需要更多的去耦电容。
许多来自传感器或系统的讯号都是高电压和双极的;举例来说,±10V已经被广泛运用。然而,也有简单的方法可用于驱动讯号通过模拟数字转换器,目前已经有整合高压模拟数字转换器的解决方案,可处理更大满量程输入而不会损失SNR。这些解决方案通常需要额外的高压输入以适应输入范围,但会损失相当可观的功率。这些高压模拟数字转换器的可用讯号调理(运算放大器)解决方案选择也很少。如果讯号必须结合高压和低压输入而进行多任务处理,那么整个设计将会给得更加昂贵。
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)