高速电路信号完整性分析与设计—高速信号的串扰分析

高速电路信号完整性分析与设计—高速信号的串扰分析,第1张

  串扰是不同传输线之间的能量耦合。当不同结构的电磁场相互作用时,就会发生串扰。在数字设计中,串扰现象是非常普遍的。串扰可能出现在芯片、PCB板连接器、芯片封装和连接器电缆等器件上。此外,随着技术的进步和客户要求的提高,产品向物理尺寸更小、速度更快的方向发展,这使得数字系统中的串扰急剧增加。串扰将给系统设计带来很大的困难。所以,了解串扰的机理并掌握解决串扰的设计方法,对工程师而言是至关重要的。本章中将介绍引发串扰的机理,给出建模方法,并详细阐述串扰对系统性能的影响。

  5.1 串扰基本知识

  5.1.1 串扰的基本概念

  串扰是指当信号在传输线上传播时,因电磁耦合对相邻的传输线产生的不期望的电压噪声干扰。这种干扰是由于两条信号线间的耦合,即信号线之间互感和互容耦合引起的。容性耦合(当干扰源产生的干扰是以电压形式出现时,干扰源与信号电路之间就存在容性(电场)耦合,这时干扰电压线电容耦合到信号电路,形成干扰源)引发耦合电流,而感性耦合(当干扰源是以电流形式出现的,此电流所产生的磁场通过互感耦合对邻近信号形成干扰)则产生耦合电压。由于自身的逻辑电平发生变化,对其他信号产生影响的信号线称为“攻击线”(Aggressor),即干扰线。受到影响而导致自身逻辑电平发生异常的信号连线我们称为“牺牲线”(VicTIm),即被干扰线。串扰噪声从干扰对象上通过交叉耦合到被干扰对象上,表现为在一根信号线上有信号通过时,在PCB板上与之相邻的信号线上就会感应出相关的信号。

  图5-1中如果位于A点的驱动源称为干扰源(Aggressor),则位于D点的接收器称为被干扰对象(VicTIm),A、B之间的线网称为干扰源网络,C、D之间的线网称为被干扰对象网络;反之,如果位于C点的驱动源称为干扰源,则位于B点的接收器称为被干扰对象,C、D之间的线网称为干扰源网络,A、B之间的线网称为被干扰对象网络。

  图5-1 串扰中的干扰源与被干扰对象

  当干扰源状态变化时,会在被干扰对象上产生一串扰脉冲,在高速系统中,这种现象很普遍。例如,当干扰源的信号有上升沿跳变(从0到1),而被干扰源保持为0电平,通过两者之间的交叉耦合电容,在被干扰源上就会产生一个短时的脉冲干扰,如图5-2.a所示。类似的,在干扰源上有一个上升沿跳变(从0到1),而在被干扰源上有一个下降沿跳变(从1到0),由于交叉耦合的影响,在被干扰源上就会产生时延,如图5-2.b所示。

  图5-2 a)短时脉冲干扰 b)时延

  通常,依赖于干扰源和被干扰源上信号的跳变,被干扰线上产生四种类型的影响:正的短时脉冲,负的短时脉冲,上升时延,下降时延,如图5-3所示。

  图5-3 四种不同影响

  从干扰线耦合到被干扰线上的电压与被干扰线上的电压是完全无关的。



第五章具体图形及相应文章内容详见压缩包:高速电路信号完整性分析与设计五.rar
 

欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/dianzi/2608053.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2022-08-09
下一篇 2022-08-09

发表评论

登录后才能评论

评论列表(0条)

保存