基于FPGA的多相滤波结构的信道化设计

基于FPGA的多相滤波结构的信道化设计,第1张

摘要:随着现代电子战中电磁环境的日益复杂,军用接收机需具备同时处理多个信道信号的能力,即具备全概率截获能力。信道化接收机可将一个复杂信号分成多个信道,从而方便后续处理。文中利用一种简化的结构验证了该种信道化方案的可行性,并节省了逻辑资源。

在电子战中,传统上主要采用扫频式搜索接收机,但其截获概率受搜索速度的影响较为严重,且因其受到搜索速度与分辨率之间关系的制约,所以扫频式接收机对跳频信号的截获效果很不理想。信道化接收机是对某个频段的信号全概率接收的接收机,而基于多相结构的信道化接收机相对于传统意义上的信道化接收机对同一频段信号而言所需硬件资源更少,且更易于实现。其相对传统的信道化接收机凭借其高效的多相结构,使其在多信道处理方面得到了广泛应用,是接收机的发展趋势。

1 多相滤波结构的信道化原理 1.1 信道的划分

因实信号频谱具有对称特性,所以其频带划分较为特殊,这里只对[0,π]上的频谱进行信道划分。若划分K个信道,各信道的中心频率为ωk=kπ/K+π/2K,其中,k=0,1,…,K-1。

基于FPGA的多相滤波结构的信道化设计,基于FPGA的多相滤波结构的信道化设计,第2张

由傅里叶变换可知,低通滤波器的频谱包括正负对称的两部分。为使信道的划分如图1所示,需将滤波函数的频谱全部移到正半轴,这里对滤波器的频谱函数做如下变换

此时反映到频域如图2所示,因此,采用复FIR滤波器对输入的实信号进行滤波。

基于FPGA的多相滤波结构的信道化设计,基于FPGA的多相滤波结构的信道化设计,第3张

1.2 基于多相结构滤波器的信道化原理

信道化的主要过程为,先将每个信道乘以,对信号做频域的搬移,再经过低通滤波器,滤除高频分量,并将频率均降到基带,做下变频,最终进行抽取。信道化结构如图3所示。

基于FPGA的多相滤波结构的信道化设计,基于FPGA的多相滤波结构的信道化设计,第4张

图中,ωk表示第k信道的中心频率,H(z)表示低通滤波器。但问题在于,每个信道的信号做完一系列计算之后,再作抽取,中间会有较多数据的计算损耗。因此,需要一种简化的方法使计算变得更加高效。

根据图3可知

基于FPGA的多相滤波结构的信道化设计,基于FPGA的多相滤波结构的信道化设计,第5张

此时只剩低通滤波和抽取两部分,可用Noble等效再次化简,为此先对FIR滤波器作如下变换

基于FPGA的多相滤波结构的信道化设计,基于FPGA的多相滤波结构的信道化设计,第6张

根据Noble等效,可将抽取移到FIR滤波之前,如图5所示。

基于FPGA的多相滤波结构的信道化设计,基于FPGA的多相滤波结构的信道化设计,第7张

结合图5并纵观整个系统,容易发现x(n)可看成经过串并转换之后分别进入各个信道,即x(n)的第n=mM+k周期的数据进入第k信道做运算。
此时已经完成多相滤波的结构简化,回到本文的信道化方案中,根据式(3)和图4,将z用 代替,则式(4)可作如下变换

基于FPGA的多相滤波结构的信道化设计,基于FPGA的多相滤波结构的信道化设计,第8张

则有最终的信道化高效结构如图6所示,令每个信道FIR滤波器的输出为yr(nM),则总输出为

欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/dianzi/2610854.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2022-08-10
下一篇 2022-08-10

发表评论

登录后才能评论

评论列表(0条)

保存