FPGA VI中不同的Xilinx内核生成器IP设计实现与子模板说明

FPGA VI中不同的Xilinx内核生成器IP设计实现与子模板说明,第1张

所属选板:FPGA模块VI和函数

必需:FPGA模块。本主题的内容可能与您所安装的LabVIEW选板不匹配,LabVIEW选板上显示的对象取决于 *** 作系统、已获得许可证的产品以及终端。

使用Xilinx内核生成器IP函数实现FPGA VI中不同的Xilinx内核生成器IP。LabVIEW使用IP集成节点实现上述函数。函数名称和说明来自于Xilinx数据表。单击Xilinx内核生成器配置对话框的数据表按钮,了解IP内核的详细信息。

选板随终端变化且仅显示FPGA设备系列支持的IP。并非全部FPGA设备系列均支持所有IP。关于FPGA系列支持的详细信息,见IP的数据表。

注: “Xilinx内核生成器IP”函数选板可能包含需要额外获取Xilinx许可证的IP内核。添加上述IP内核至程序框图时,LabVIEW显示包含Xilinx许可证资源信息的错误消息。如用户已获取Xilinx许可证,必须在带有许可证的计算机上编译包含许可IP的VI。

注: 如要配置上述函数,用户本地计算机上必须安装所需的Xilinx编译工具。关于安装用于LabVIEW的Xilinx编译工具的详细信息,见LabVIEW FPGA模块发行和升级说明。

子选板说明

基本IP 使用该选板上的函数实现基本FPGA函数的IP(例如,乘加和乘累加)。 
基本元素 使用该选板上的函数实现IP(例如,累加器、计数器、存储器元素和移位寄存器)。 
通信和网络 使用该选板上的函数实现与通信和无线应用有关的IP。 
数字信号处理 使用该选板上的函数实现IP(例如,滤波器、转换器和调制器)。 
数学 使用该选板上的函数实现用于多个数学和浮点 *** 作的IP。 
存储器和存储元素 使用该选板上的函数实现与FIFO、RAMROM有关的IP。 
视频和图像处理 使用该选板上的函数实现IP(例如,纠正色差、视频定时和色度空间转换)。 

欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/dianzi/2610874.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2022-08-10
下一篇 2022-08-10

发表评论

登录后才能评论

评论列表(0条)

保存