利用AD574A设计基于FPGA的高速数据采集系统

　　在自动控制与检测系统中，经常涉及到模拟信号的采集与处理，一般的做法是使用单片机和其他芯片将系统资源扩展进而实现期望的功能，但是这种做法会使得外部电路规模和系统成本显著增加，从而导致系统设计的复杂性，一般很难达到较高的采样速度。设计基于FPGA的高速采样控制系统，灵活方便，可以很大程度提高系统的整体性能。

　　本文所设计的数据采集控制系统结构与工作原理如图1所示。该系统由FPGA采样控制模块构成系统的核心电路，该模块主要由控制器（Controller）、内嵌双口RAM（Adram）、地址计数器（Addrcnt）等三部分构成。系统工作原理如下：控制器（Controller）作用是对AD574A进行控制和对Adram执行写入 *** 作。地址计数器（Addrcnt）作用分两种情况：（1）当计数器的清零端Cntclr为高电平时，其输出为0;（2）当时钟Clkclr的上升沿到来时，其开始计数，并提供存储地址保存采集数据。内嵌双口RAM（Adram）的作用是在FPGA内部实现的RAM，存储采集数据，与此同时外部设备（比如DSP、单片机等）可以读入其数据，以做进一步处理。在wren处于高电平时，采集数据就可以根据输入地址保存在相应的存储单元之中。

　　作为一种带有三态缓冲器的快速12位逐次比较式A/D转换芯片，AD574A可以直接与8位或16位微处理器相连，而不需要附加逻辑接口电路。其片内有时钟脉冲源和基准电压源，也无需外接时钟和参考电压等电路就可以正常工作。AD574A的转换时间为25μs，线性误差在±1/2LSB内。芯片内含有逐次STS逼近式寄存器SAR、DAC转换电路、控制逻辑、比较器及三态缓冲器等。采用单通道单极性或双极性电压输入和28脚双立直插式封装。AD574A由12位A/D转换器、控制逻辑、三态输出锁存缓冲器、10V基准电压源四部分构成，芯片具有两种工作模式：单一工作模式和全速工作模式（图1）。

　　图1  数据采集控制系统的原理结构

　　AD574A的封装形式双列直插式，共有28个引脚（图2），其中，CS为片选信号，低电平有效;CE为芯片允许信号，高电平有效;只有CS和CE同时有效，AD574A才能工作。R/C为读出或转换控制信号，用于控制ADC574A是转换还是读出。当为低电平时，启动A/D转换;当为高电平时，将转换结果读出。12/8为数据输出方式控制信号，当为高电平时，输出数据为12位;当为低电平时，数据是作为2个8位字输出。A0转换位数控制信号，当为高电平时，进行8位转换，为低电平时进行12位转换。其 *** 作功能见表1，相应的工作时序图见图3。

　　图2  引脚图

　　图3 工作时序图

　　表1不同引脚状态组合实现的AD574A *** 作功能表