POL电源设计的优化原则

　　1 引言

　　当我们为TI的DaVinci数字信号处理器 (DSP)进行POL电源解决方案设计时，对基本电源技术的充分了解可以帮助我们克服许多设计困难。本文将对一系列适用于该DaVinci处理器的电源去耦、浪涌电流、稳压精度和排序技术进行讨论。我们将以使用了 TI 电源管理产品的一个电源管理参考设计为例来提供对这些论述的支持。

　　2 能量之源——大型旁路去耦电容

　　处理器所使用的全部电流除了由电源本身提供以外，处理器旁路和一些电源的大型电容也是提供电流的重要来源。当处理器的任务级别(level of acTIvity)急剧变化而出现陡峭的负载瞬态时，首先由一些本地旁路电容提供瞬时电流——这种电容通常为小型陶瓷电容，其可以对负载的变化快速响应。随着处理速度的增加，对于更多能量存储旁路电容的需求变得更为重要。另一个能量来源是电源的大型电容。为了避免出现稳定性问题，必须注意一定要确保电源的稳定性，并且可以利用添加的旁路电容正确地启动。因此，我们要保证对电源反馈回路的补偿以适应额外的旁路电容。电源评估板 (EVM) 在试验台上可能非常有效，但在负载附近添加了许多旁路电容的情况下其性能可能会发生变化。

　　3 浪涌电流

　　4 排序

　　越来越多的处理器厂商将提供推荐的内核及I/O上电排序的时序准则。一旦获知时序要求，POL电源设计人员便可选择一种适当的技术。对一个双路电源上电和断电的方法有很多种：顺序排序和同时排序是最为常用的两种方法。

　　当在内核和I/O上电之间要求一个较短的毫秒级时间间隔时，我们就可以实施顺序排序。实施顺序排序的一种方法是，只需将一个稳压器的 PWERGOOD引脚连接至另一个稳压器的ENABLE引脚即可。当内核和I/O电压差在上电和断电期间需要被最小化时，就需要使用同时排序。要实施同时排序，内核和I/O电压应彼此紧密地跟踪，直到达到较低的理想电压电平。在这一点上，较低的内核电压达到了其设定值要求，而较高的I/O电压将可以继续上升至其设定值。

　　在自升压模式中，DaVinci处理器要求对CVDD和CVDDDSP内核电源进行同时排序。在主机升压模式中，CVDD 必须斜坡上升，并在CVDDSP开始斜坡上升以前达到其设置值(1.2V)。作为一个最大值，CVDDDSP 电源必须在关闭(开启)“始终开启”和DSP域之间的短路开关以前上电。我们可以以任何顺序启动I/O电源(DVDD18、DVDDR2和DVDD33)，但是必须在CVDD电源100ms的同时达到其设定值。