ArterisIP推出Ncore 2.0 缓存一致性互连及Ncore Resilience 套件，加速下一代自动驾驶与ADAS设计开发

近日， 在刚刚过去的Linley Autonomous Hardware Conference 2017大会上，硅验证商用系统级芯片互联 IP 的创新供应商ArterisIP 宣布推出 Ncore 2.0 缓存一致性 (Cache Coherent) 互连 IP 及可选配的Ncore Resilience 套件，用于加速和完善下一代自动驾驶系统和高级驾驶辅助系统 (ADAS) 的设计开发。

Ncore 2.0 提供以下新功能：

· Ncore Resilience 套件(选配)–增加了硬件数据保护和智能单元重复(Unit DuplicaTIon)，以检测和纠正系统故障，符合汽车行业 ISO 26262 ASIL D规范

o 包括一个采用高级内建自测试 (Built-In Self-Test, BIST) 的功能性安全控制器(FuncTIonal Safety Controller)以及故障模式、影响和诊断分析 (FMEDA) 和说明文档。

· 一致性内存缓存(Coherent Memory Cache) – 可配置的一致性内存缓存具备传统Last Level Cache (LLC) 的优势，但是占用的芯片面积小，并能实现更高的灵活性。它与其他系统缓存集成，与这些缓存相比，它以内存层级结构中较低层次的内存的形式运行。

· 可扩展性，最多可扩展至16 个一致性接口– Ncore 2.0 IP支持配置更大型的系统，最高可达 16 个一致性群集。

“我们根据客户的反馈设计了 Ncore 2.0 缓存一致性互连和配套的 Ncore Resilience 套件，这些客户正在开发全球最高效的机器学习系统，为未来的自动驾驶提供技术支持，” ArterisIP的总裁兼 CEO K. Charles Janac 说，“我们的 IP 是专门为自主硬件 SoC 设计师开发的，可帮助他们同时满足设计复杂性和功能性安全的严苛需求。”