电路板布局布线注意事项

由于具有驱动器源极引脚的TO-247-4L封装和不具有驱动器源极引脚的TO-247N封装的引脚分配不同，因此在图案布局时需要注意。

TO-247-4L在与栅极驱动器连接时，由于引脚分配的原因，布线一定会交叉，无法将它们配置在同一个面上，因此OUT信号和GND2信号会形成2个环路，根据环路面积及其比例会产生浪涌。

作为对策，需要尽可能地减小环路面积，并使环路（1）和环路（2）的面积相等。另外，还需要考虑增加一个基本的浪涌抑制电路乃至缓冲电路。

在本文中，我们将探讨具有驱动器源极引脚的TO-247-4L封装产品的电路板布局布线相关的注意事项。由于TO-247-4L的引脚分配与传统封装不同，因此需要注意布局布线。

具有驱动器源极引脚的TO-247-4L的

电路板布局布线注意事项

如“有驱动器源极引脚的封装”一文中所述，具有驱动器源极引脚的TO-247-4L的引脚分配不同于传统的TO-247N。在这里再次给出传统TO-247N、有驱动器源极引脚的TO-247-4L以及TO-263-7L的引脚分配图。

TO-247-4L的栅极引脚在面对印标面的最右侧，而传统的TO-247N封装的栅极引脚则位于最左侧。MOSFET通常由驱动器IC驱动，但大多数驱动器IC的引脚分配都是适合传统TO-247N封装的分配形式。下面是使用ROHM驱动器IC BM61S40RFV-C时的MOSFET接线图示例。

在TO-247N的情况下，MOSFET的驱动信号OUT和Return信号GND2与栅极引脚和源极引脚的排列顺序相同，因此可以在同一个面上并行走线。

而TO-247-4L封装则是栅极引脚和驱动器源极引脚的排列与驱动IC的引脚排列相反，如图所示，布线一定会交叉，无法配置在同一个面。因此，如图所示，OUT信号和GND2信号形成了两个环路，需要注意环路区域（1）和（2）的面积比。

通常，TO-247-4L封装的MOSFET被用于dID/dt值较大的环境。当其电流变化引起的磁通量变化（dΦ/dt）与该环路面积正交时，就会产生与驱动电路的环路面积成正比的电动势。并且，在MOSFET的栅极和源极之间的某些环路面积比例下，电压值有时会达到可能引发正浪涌和负浪涌等问题的程度。因此，需要使OUT信号和GND2信号形成的环路面积尽可能小，并要使环路（1）和环路（2）的面积相等。

TO-263-7L封装的引脚分配与TO-247N相同，因此不能形成TO-247-4L那样的两个环路，所以可以采用与传统相同的方法进行布线。不过，由于ROHM的驱动IC在驱动信号OUT引脚的两侧（引脚1 和引脚5）配有GND2引脚，因此即便是TO-247-4L封装，也可以使用与传统封装一样的方法进行布线。

另外，在之前的一些文章中曾经建议过增加VGS浪涌抑制电路，但是即便如此，受VDS关断时的振铃影响，VGS浪涌仍然可能超过VGS额定值。在这种情况下，可以通过降低来自HVdc的布线阻抗或对各MOSFET增加缓冲电路等抗浪涌对策，来将VGS浪涌抑制在额定范围内。关于如何设计缓冲电路，请参考应用指南“缓冲电路的设计方法”。　　

      审核编辑：彭静