电源完整性设计策略

一、电源完整性是指电源波形的质量，研究的是电源分配网络(PDN)，并从系统供电网络综合考虑，消除或者减弱噪声对电源的影响。电源完整性的设计目标是把电源噪声控制在运行的范围内，为芯片提供干净稳定的电压，并使它能够维持在一个很小的容差范围内(通常为5%以内)，实时响应负载对电流的快速变化，并能够为其他信号提供低阻抗的回流路径。

二、电源噪声的主要来源：供电模块(VRM)的输出噪声、走线的直流电阻与寄生电感、同步开关噪声(SSN)、电源与地平面谐振噪声、临近电源网络耦合噪声、其他部件耦合噪声。VRM供电模块通常包括LDO和DC/DC两种。

大量的芯片引脚在进行逻辑状态切换时，会有一个大的瞬态电流流过回路，造成地平面的波动，会造成芯片的地与系统地不一致，称为地d;造成芯片和系统的电源有差压，称为电源d。在进行PCB叠层设计时，尽可能增大电源平面叠层之间的垂直距离，减少电源平面和地平面之间的垂直间距。下图是实际的电源/地信号的示意图。

三、电源波动的分析：电源之所以会产生波动，是因为实际的电源平面总是存在阻抗的，这样在瞬间电流流过时，就会产生一定的电压浮动，大部分数字电路器件对电源波动的要求在正常电压的正负5%范围之内。为了保证每个芯片都能够正常供电，就需要对电源的阻抗进行控制(即降低电源平面的阻抗)。对于器件的供电系统来说，需要在一定的时间内，以恒定的电压向负载提供足够的电流。因此保证足够低的电源目标阻抗，是实现电源完整性设计的唯一方法。电源目标阻抗 = 最大允许纹波电压 / 瞬时动态电流。当然，目标阻抗设计方法是目前进行电源完整性设计的有效可靠的方法。目前在电子系统内，对于电源系统整体的供电阻抗要求小于0.001欧姆。

PDN导体上的轨道塌陷或电压噪声的根本原因在于，流过PDN阻抗的芯片电流导致PDN互连上产生了电压降。

PDN的回路电感(包括：封装引脚寄生电感、扩散电感、过孔寄生电感等)是产生地d和电源d问题的主要原因。

考虑到电源寄生参数的影响(寄生电感、寄生电容等)，整个电源供电系统的实际模型如下图所示：

四、电源完整性设计策略：

(1)、需要额外关注PCB过孔、走线和电源平面的通流能力。当在一个平面上布置多个电源时，需要进行电源平面的分割。电源平面的分割方式要简洁合理，分割区域的大小要满足载流能力的要求。

(2)、尽可能使电源平面与地平面成对相邻出现且电源平面与地平面应尽可能接近，平面之间的介质要尽可能薄。为了保证电源平面与地平面具有良好的电容耦合特性，一般将电源平面与地平面距离控制在5mil以内，最大不要超过10mil。如果电源平面与地平面无法相邻，为了达到较好的耦合效果，需要在电源和地之间额外加入去耦电容，增强电源与地平面之间的电容耦合特性。

(3)、去耦电容的设计：去耦电容的合理使用(电容类型、电容数量、电容的布局位置)是电源完整性设计的重要部分。电容的去耦根据其摆放位置的不同可以分为：电源引脚去耦、电源平面去耦。电容的去耦作用是有一定的距离要求的，即去耦半径。进行引脚去耦时，要尽可能缩短焊盘和去耦电容之间引线的长度，引线过长会引入额外的寄生电感，从而使得去耦电容总的电感增大。BGA类的IC一般都采用平面去耦的方式，而且其引脚数量众多，常常在一个区域内布置几个去耦电容同时给几个电源引脚去耦。在去耦电容的布局时，小容值的靠近IC引脚，大容值的可以距离IC稍远，各个规格的去耦电容应该均匀布置在IC四周，以便使IC所在区域各电源等级均匀去耦。电容焊盘的扇出方式推荐采用多过孔的方式。

(4)、同步开关噪声(SSN)的影响：同步开关噪声(SSN)实质上是当器件处于开关状态时，产生瞬间变化的电流(di / dt)，在经过回流路径上存在电感时，形成的交流压降，从而引起噪声，其定义为：。SSN一般可以称为地d和电源d。在实际的设计中，SSN是不可能彻底消除的，因为有电源引线存在就一定有SSN。SSN的具体解决方法包括：

1、增加适当的去耦电容，并尽可能靠近芯片供电引脚来改善芯片周围的电源局部完整性。

2、在系统设计中，在满足系统整体性能需求前提下，尽可能使用平缓的驱动信号(减缓驱动器的上升沿和下降沿时间)，可以有效抑制SSN。