进行板级仿真的关键问题在于模型的建立。
通道channel仿真的时候,需要我们搭建链路的模块,一般会把各部分搭建起来,会对其进行检查。为什么要进行检查?原因是搭建模块的模型,有些文档是厂商或者是别人仿真得出的,我们需要检查模型相关参数的特性,确认其无误,才能保证我们仿真的准确性。
这个链路里,SnP代表的是S参数,n代表端口数。如单端传输线,就可以用S2P来表示。
S参数提取是仿真软件的一个基本功能,而软件提取的S参数或者拿到别人给到的S参数文件,一般都需要确认一下其准确性。S参数一般用Tochstone文件格式表示。
S参数有三大特性:
互易性(Reciprocal),一根传输线的两个端口分别为1和2,信号线本身是没有方向性的,也就是说S12=S21。
无源性(Passive),链路本身是无源的,所以我们看到的S参数的幅值一般是从1(0dB)开始,如果拿到的模型幅值大于1,就不满足无源性。
因果性(Causality),传输的延时,无源响应输出的时候,实际上是在有源激励输入后的一段时间以后,无源响应输出不可能在有源输入到达之前。
这个链路里,除了S参数模型,还有IBIS模型。讲到IBIS模型,很多人会想到SPICE模型。
IBIS(Input/Output Buffer InformaTIonSpecificaTIon)电压/电流/时间等缓冲器的节点关系建立在V-I或V-t数据曲线,知识包含封装带来的RLC寄生参数、硅片本身的寄生电容参数、电源或地的电平钳位保护电路、缓冲器特征(门槛电压、上升沿、下降沿、高电平和低电平状态),没有电路相关细节,也没有芯片内部的设计信息。而SPICE模型包含工艺制造、芯片设计等信息,保密性的问题让SPICE模型的兼容性很差。
IBIS模型结构:
审核编辑:刘清
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)