10个基本的高级IC封装术语

先进的IC封装是“超越摩尔”领域的一个突出技术亮点。在每个节点的芯片缩放变得更加困难和昂贵的时候，工程师正在将多个芯片放入高级封装中，作为芯片缩放的替代方案。

然而，虽然先进的 IC 封装正在迅速发展，但设计工程师和工程经理必须跟上这一关键技术的步伐。首先，了解高级 IC 封装内容中不断出现的基本术语很重要。

编者注：本文是 AspenCore 特别项目的一部分，该项目是探索高级 IC 封装的相关文章集合。请参阅下面此特殊项目中的所有文章。

以下是下一代 IC 封装 技术中最常用的 10 个术语的简要介绍 ：

2.5D包装

在 2.5D 封装中，裸片堆叠或并排放置在基于硅通孔 (TSV) 的中介层之上。底座是一个中介层，提供芯片之间的连接。2.5D 封装是传统 2D IC 封装技术的一步，可实现更精细的线条和空间。

2.5D 封装通常用于高端 ASIC、FPGA、GPU 和内存立方体。2008 年，赛灵思将其大型 FPGA 划分为四个更小、产量更高的芯片，并将这些芯片连接到一个硅中介层上。这导致了 2.5D 封装的诞生，最终流行于高带宽内存 (HBM) 处理器集成。

这是一个 2.5D 封装的示意图。图片：研究门

3D包装

在 3D IC 封装中，逻辑裸片或存储器裸片彼此堆叠，而不是创建大型片上系统 (SoC)，并且裸片使用有源中介层连接。与通过导电凸块或 TSV 将组件堆叠在中介层上的 2.5D IC 封装不同，3D IC 封装采用多层硅晶片以及使用 TSV 的组件。

TSV 是 2.5D 和 3D IC 封装技术中的关键使能技术。半导体行业一直在使用 HBM 技术在 3D IC 封装中运送 DRAM 芯片。

此 3D 封装横截面显示了使用 Cu TSV 在 Si 芯片之间进行垂直互连。图片：研究门

小芯片

库中的模块化芯片菜单可以使用裸片到裸片互连集成到封装中，小芯片是另一种 3D IC 封装形式，可实现 CMOS 器件与非 CMOS 器件的异构集成。换句话说，它们是更小的 SoC 或小芯片，而不是封装中的一个大 SoC。

这个想法是将大型 SoC 分解成更小的小芯片，以提高产量并降低成本。 小芯片 允许设计人员利用各种 IP，而无需考虑它们是在哪个节点或技术上制造的；它们可以建立在各种材料上，包括硅、玻璃和层压板。

基于小芯片的系统由插入器上的多个小芯片组成。图片：Cadence 设计系统

扇出

扇出封装，其中连接被扇出芯片表面以促进更多外部 I/O，使用环氧树脂模塑料完全嵌入管芯，因此它们不需要晶圆凸块、助焊剂、翻转等工艺流程- 芯片组装、清洁、底部填充点胶和固化。反过来，这消除了对中介层的需求，并使异构集成的实现更简单。

与其他封装类型相比，扇出技术提供了具有更多 I/O 的小尺寸封装。2016 年，它使 Apple 能够使用台积电的封装技术将其 16 纳米应用处理器与移动 DRAM 集成到 iPhone 7 的一个封装中，从而成为技术明星。

扇出晶圆级封装 (FOWLP)

作为晶圆级封装 (WLP) 的改进，  FOWLP 技术已被开发用于提供更多与硅芯片的外部接触。它将芯片嵌入环氧树脂模塑料内，然后在晶圆表面制造高密度再分布层 (RDL) 和焊球，以形成重组晶圆。

通常，它首先将前端处理的晶圆切割成单独的裸片，然后将裸片在载体结构上隔开，并填充间隙以形成重组晶圆。FOWLP 在封装和应用板之间提供了更多的连接。此外，基板本质上比裸片大，因此裸片间距更宽松。

在这个 FOWLP 示例中，硅倒装芯片嵌入到玻璃基板中，RDL 在芯片上扇出到玻璃通孔。图片：Samtec

异构集成

将单独制造的组件集成到更高级别的组件中提供了增强的功能和改进的 *** 作特性。它使半导体设备制造商能够将来自不同制造工艺流程的功能组件组合到单个复合设备中。

异构集成 类似于系统级封装（SiP）；但是，不是在单个基板上集成多个裸芯片，而是在单个基板上以小芯片的形式集成多个 IP。异构集成背后的总体思想是将系统级别不同的多个组件组合在同一个包中。

这些是异构集成的一些技术构建块。图片：日月光集团

高带宽内存 (HBM)

HBM 是一种标准化的堆叠式存储器技术，可为堆栈内以及存储器和逻辑之间的数据提供宽通道。基于 HBM 的封装将内存管芯堆叠在一起，并使用 TSV 连接它们以创建更多 I/O 和带宽。

HBM 是 JEDEC 标准，在封装上垂直集成多层 DRAM 组件以及应用处理器、GPU 和 SoC。HBM 多用于高端服务器和网络芯片的 2.5D 封装；它现在已转向 HBM2 技术，以解决原始 HBM 版本中的容量和时钟速率限制。

基于 HBM 的封装将内存管芯堆叠在一起，并使用 TSV 连接它们以创建更多 I/O 和带宽。图片：SK海力士

中介层

它是用于多芯片芯片或电路板的导管，用于通过封装中的电信号。插入器是一个插座或与另一个连接之间的电气接口路由；它要么将信号传播到更宽的间距，要么连接到板上的不同插座。

中介层可以由硅和有机材料制成，充当多个裸片、裸片和电路板之间的桥梁。硅中介层是一种经过验证的技术，由于其更高的细间距 I/O 密度和 TSV 形成能力，在创建 2.5D 和 3D IC 芯片封装中发挥着关键作用。

此图显示了系统分区插入器的典型实现。图片：Yole Développement

再分配层 (RDL)

重新分布层是铜金属连接线或迹线，将封装的一部分与另一部分电连接。RDL 由金属或聚合物介电材料层创建，以在封装上堆叠管芯，从而减轻大型芯片组上的 I/O 间距。它们已成为 2.5D 和 3D 封装解决方案不可或缺的一部分，用于在通过中介层连接的芯片之间提供通信。

这些图显示了使用重新分发层的集成包。图片：富士通

硅通孔 (TSV)

TSV 是 2.5D 和 3D 封装解决方案中的一项关键支持技术，它提供了穿过芯片硅晶片的垂直互连。它以晶圆形式制造，并充满铜。TSV 是贯穿芯片整个厚度的电气连接，它创建了从芯片一侧到另一侧的最短路径。

通孔或孔从晶片的正面蚀刻到一定深度，然后通过沉积导电材料（通常是铜）将它们隔离和填充。芯片制造完成后，晶圆从背面减薄，露出晶圆背面上沉积的通孔和金属，从而完成 TSV 互连。

在 TSV 封装中，DRAM 芯片被研磨、穿孔并与电极连接。图片：三星电子

审核编辑：汤梓红