简单地说，该研究团队发明了一种制造栅极电介质的新工艺。栅极电介质是一种在栅电极和晶体管沟道区之间的绝缘层，在工作时，栅极处的电压会在沟道区中形成电场，从而切断电流。
近年来，人们对碳纳米晶体管的兴趣越来越高，主要原因在于它们有可能做到比硅晶体管缩得更小，并提供了一种比硅晶体管更容易制造出多层电路的方法。得益于一系列发展，如今的碳纳米管也逐渐接近硅的功能。
但几十年来，随着硅晶体管尺寸逐渐缩小，由二氧化硅制成的绝缘层必须变得越来越薄，以便用更少的电压来控制电流，从而降低能耗。最终，绝缘屏障变得非常薄，薄到电荷都可以穿过它，从而导致电流泄漏、浪费能量。
因此，如何解决晶体管的漏电和能量浪费等问题，也是行业一直研究的重要方向。
一、以往的二氧化铪新介电材料仍存在问题
十多年前，硅半导体行业通过改用一种新的介电材料——二氧化铪（hafnium dioxide，HfO2）解决了这一问题。
与二氧化硅相比，二氧化铪具有较高的介电常数（High-K），意味着一个相对较厚的高K电介层在电气上等效于一个非常薄的氧化硅层。
尽管研究人员们希望在碳纳米管晶体管中使用二氧化铪来形成栅极电介质，但碳纳米管有一个问题是——它们无法在按比例缩小的设备所需薄层中形成高K电介质。
高K电介质如何形成？它的沉积方法称为原子层沉积。顾名思义，它是一种在硅的表面自然形成的氧化层，像原子一样薄。但它一次只能构建一个原子层，并需要一个能够形成沉积的“基座”。
但由于二氧化碳和一氧化碳都属于气体，碳纳米管并没有能形成沉积的“立足点”，无法自然形成氧化层。同时，纳米管中任何可能导致所需“悬挂键”的缺陷都会限制其传导电流的能力。
悬挂键是一种化学键，一般晶体因晶格在表面处突然终止，在表面的最外层的每个原子将有一个未配对的电子，即有一个未饱和的键，这个键称为悬挂键。
▲纳米管（中心微弱的圆）和晶体管栅极（顶部的黑色部分）
二、形成高K电介质新解法：二氧化铪与氧化铝结合
“形成高K电介质一直是一个大问题。”台积电首席科学家、斯坦福大学教授黄汉森谈到，必须基本上将比纳米管更厚的氧化物倾倒在纳米管顶部，而不是倒在缩小的晶体管中。
他认为，如果要弄清楚为什么会出现这个问题，可以把栅极电压的作用想象成用脚踩在花园的水管上，尝试阻止水从水管中流过，但如果在脚和水管之间放一堆枕头（类似一个厚的氧化物），想要阻止水流经过就会变得更加困难。
台积电的Matthias Passlack和加州大学圣地亚哥分校的Andrew Kummel教授提出了一个解决方案，就是将二氧化铪的原子层沉积与沉积中间的介电常数材料氧化铝（Al2O3）结合起来。
氧化铝是使用加州大学圣地亚哥分校发明的纳米雾工艺沉积的。像水蒸气凝结形成雾一样，氧化铝凝结成簇覆盖在纳米管表面，以便二氧化铪可以将表面的电介质作为立足点，开始进行原子层沉积。
这两种介质的综合电学特性使该团队能够在只有15nm宽的栅极下，制造出厚度小于4nm的栅极电介质，最终得到的器件与硅CMOS器件具有相似的I/O电流比特性。同时仿真表明，即使是具有更薄栅极电介质的小器件也能正常工作。
三、碳纳米管超越硅晶体管仍有一定距离
但在碳纳米管器件能够与硅晶体管相媲美之前，还有很多工作需要完成。目前，尽管一些问题已得到解决，但尚未整合到单个设备中。
例如，黄汉森提出的设备中单个纳米管限制了晶体管可以驱动的电流。他也提到，要让多个相同的纳米管完美对齐一直是个挑战。
但在近期，北京大学彭连茂教授的实验室研究人员成功通过技术让每微米排列了250个碳纳米管，这意味着相应的解决方案可能很快就会出现。
另一个问题是设备的金属电极和碳纳米管之间的电阻，特别是当这些触点的尺寸缩小接近至当下先进硅芯片使用的尺寸时。
去年，黄汉森教授的学生Greg Pitner（现为台积电研究员及IEDM研究的主要作者）报告了一种方法，可以将一种接触类型（P型）的电阻降低到只有10nm接触理论极限的两倍以内。
但碳纳米管的N型触点还未达到类似的性能水平，同时CMOS逻辑芯片也包含两种类型。
还有一个问题是需要掺杂碳纳米管以增加栅极两边的载流子数量，主要在硅中通过用其他元素替换晶格中的一些原子来实现。
但这在碳纳米管中是行不通的，因为这会破坏结构的电子能力。相反，碳纳米管晶体管使用的是静电掺杂。在这种情况下，介电层的成本会被有意地 *** 纵，以将电子抽出来或为纳米管提供电子。
黄汉森提到，他以前的学生Rebecca Park在该层中使用氧化钼取得了很好效果。
结语：半导体晶体管创新任重道远
随着近年来摩尔定律逐渐放缓，行业也一直尝试从材料、封装、工艺等不同方向来探索晶体管进一步创新发展的可能性。
但目前看来，尽管每个研究方向都有了一定的进展，但它们的可行性离真正落地还有较远的距离。如何将这些创新成果更好地结合在一起，以开发出超越硅的技术，研究人员们想要实现的这一未来仍任重道远
一个关键的晶体管部件是由一张石墨烯的边缘制成的。
刻蚀在硅上的晶体管不断缩小的特性，一直需要推动制造技术的前沿。然而，像石墨烯和碳纳米管这样的原子薄材料的发现，提出了用这些材料的自然属性，取代我们的制造需求的前景。如果，你可以简单地使用1纳米宽的碳纳米管，就没有必要在硅中蚀刻1纳米的特征。
目前已经取得了一些显著的成功，例如一个由单个碳纳米管制成的1纳米栅极。但这项工作通常涉及一个困难的过程，即如何将原子状的薄材料放置在合适的位置，从而制造出功能性设备。而其余的硬件，通常是用从更传统的晶体管设计中借来的笨重材料制成的。
然而，本周发表的一篇新研究论文描述了一种创纪录的设计，它拥有迄今为止最小的晶体管栅长。这一纪录是由石墨烯薄片的边缘创造的，这意味着栅极只有一个碳原子。而且，通过在关键部件上使用第二种原子级薄的材料（加上巧妙的零件安排），设计团队已经确保了整个晶体管易于制造且相对紧凑。
走向原子化
标准的晶体管设计包括两个导电电极：源极和漏极，由一块半导体隔开。半导体的状态，意味着它是导电的还是绝缘的，是由第三个导电电极设定的，这个电极叫做栅极。虽然有许多衡量晶体管大小的标准，但栅极长度是最重要的标准之一。
硅可能是最著名的半导体，但也有原子薄型半导体。在这些材料中，最突出的是二硫化钼。虽然由于化学键的排列，二硫化钼没有单个原子那么薄，但它仍然非常紧凑。考虑到它具有有用的性能、良好的特性和易于使用的特点，研究人员使用二硫化钼作为他们的半导体材料。源电极和漏电极只是接触二硫化钼的简单的金属条。
在以前的1纳米器件中，栅极是由单个碳纳米管制成的。想变得更小是困难的，但也不是不可能。石墨烯薄片就像扁平的碳纳米管：一片连接在一起的碳原子。虽然薄片的长度和宽度比纳米管大得多，但其厚度只有一个碳原子的厚度。所以，如果你可以使用石墨烯的边缘作为栅极，你可以得到一个非常小的栅极长度。
然而，所有这些材料已经被用于无数的测试设备。这项新工作的秘密在于它们是如何安排的。这种安排的一部分只是为了让石墨烯片的边缘在正确的方向上起到栅极的作用。但这种设计的一个显著的好处是，它很容易制造，因为它不需要非常精确定位的原子薄材料。
巧妙的几何学
为了制造这种设备，研究人员从硅和二氧化硅层开始。硅是纯结构性的 —— 晶体管本身不含硅。石墨烯片被层在硅和二氧化硅上，形成栅极材料。在此之上，研究人员放置了一层铝。虽然铝是一种导体，但研究人员让它在空气中停留几天，在此期间其表面氧化成氧化铝。所以，石墨烯薄片的底部表面是二氧化硅，顶部覆盖着氧化铝，两者都是绝缘体。这将石墨烯边缘与晶体管硬件的其余部分隔离开来。
为了以有用的方式暴露石墨烯的边缘，研究人员简单地沿着铝的边缘蚀刻到下面的二氧化硅中。这切开石墨烯片，露出可用作栅极的线性边缘。此时，整个器件被一层薄薄的氧化铪覆盖，这是一种绝缘体，在栅极和其他硬件之间提供了一点空间。
上图：设备的结构图。黑色为二氧化硅基材，蓝色为石墨烯，红色为铝/氧化铝层，黄色为二氧化钼。氧化铪层没有显示出来。
接下来，二硫化钼半导体薄片被铺在整个（现在的三维）结构上。因此，石墨烯的边缘（现在嵌在设备垂直部分的壁上）靠近二硫化钼。石墨烯的边缘现在就可以作为控制半导体导电性的栅极。栅极的长度也就是石墨烯片的厚度 —— 单个碳原子，即 0.34 纳米。
从那里，该团队简单地将源极和漏极放置在栅极的两侧。三维布局让这变得容易。源放在顶部，漏极放在底部，中间是垂直的墙。（研究人员称他们的设备为侧壁晶体管，因为栅极位于侧壁的中间。）
不仅仅是设计
虽然，该器件的很多特性都是通过建模得到的，但研究人员显然已经制造了几十个晶体管。 其中一些是为了成像和确认材料是否都在基于制造过程的预期位置而牺牲的。但另一些则被用来证明硬件确实能像晶体管一样工作，尽管，它需要相当高的电压才能做到这一点。它的泄漏量也足够低， 适用于低功率 *** 作。
当然，研究人员提出了各种改进晶体管的方法。但这些早期演示设备的性能有点偏离重点，超出了它的功能性。
真正重要的事情是，研究人员找到了一种方法，真正利用最小尺寸的原子薄材料作为功能晶体管的一部分。当石墨烯和硫化钼被添加到设备中时，他们不需要特别精确的定位就能做到这一点。这部分是因为需要精确定位的石墨烯部分（边缘），是通过蚀刻产生的。 而且二硫化钼的位置必须足够好，以覆盖栅极并延伸到可以连接源极和漏极的位置。
当然，要制造数十亿个基于这种结构的设备，我们还需要很长一段时间才能做到易于定位。但这肯定是实现目标的必要步骤。
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）