碳基半导体芯片外国进展如何？

事实上，碳基半导体晶体管最先是由美国与荷兰科学家在1998年制造出来的，截止到2006年之前，我国在碳纳米管晶体管上并没有明显的建树。可以说，我国对碳纳米管晶体管的研究开始于2000年，7年之后才制备出了性能超越硅晶体管的N型碳纳米管晶体管。由此可知，国外的碳纳米管晶体管的研究要比我们早的多，但是到了今天我们与国外的差距远没有硅晶体管那么大，甚至有超越国外的趋势。

总体而言，国外对碳纳米管晶体管的研究，还是比我们要领先的。在2013年，MIT研究团队发表了由178个晶体管组成的只能执行简单指令的碳纳米管计算机。在2019年，MIT团队已能制造完整的由14000个碳纳米管晶体管组成的处理器了。而国内于2017年制造了基于2500个碳纳米管晶体管的处理器，整体性能相当于因特尔4004的水平。至于在2019年国内是否研发出了集成更多碳纳米管晶体管的处理器，目前尚未有报道。

由于碳纳米管较容易聚合在一起，所以MIT团队利用了一种剥落工艺防止碳纳米管聚合在一起，以防晶体管无法正常工作。要知道MIT团队制造的CPU主频只有1Mhz，早期的80386处理器的频率还有16Mhz，也不是说2019年碳纳米管制造的计算机性能，仅相当于1985年制造的硅晶体管处理器的性能，这差距就太大了。离实用化，还有较长的一段路要走。因为碳纳米管晶体管之间的沟道和碳纳米管晶体管的体积过大，导致碳纳米管晶体管可以容纳的电流较小，容纳得电荷较少。MIT制造的由14000个碳纳米管晶体管组成的处理器中的沟道宽度为1.5微米，与现在纳米级相距较远。也只有缩小碳纳米管晶体管的体积和减小沟道的距离，才可以提升整体性能。

但是国内于2017年，就研制出了栅长为5纳米的碳纳米管晶体管，近日又研发出了栅长3纳米的碳纳米管晶体管。可以说，国内在碳纳米管晶体管的小型化上走的比较远。在2007年左右，国内以碳纳米管晶体管制造的处理器主频就高达5Ghz，要比国外2019年制造等我处理器主频高的多。从国外的相关产品来看，其碳纳米管栅长究竟达到了何种地步，也说不准。只不过，由此可知，在碳纳米管的研发上，国内技术最起码不会差国外技术太多，很有可能是同步发展的。

【碳基半导体芯片真的能够助力我国芯片突破西方禁锢？从此不依赖ASML吗？】

我们应该看到了近期的新闻，2020年5月26日，北京元芯碳基集成电路研究院宣布，解决了长期困扰碳基半导体材料制备的瓶颈！ 该消息一出，瞬间引起了我们的关注，于是我们扎堆的认为， 碳基半导体芯片一定能够助力我国芯片的突破，打破西方禁锢？从此不依赖ASML。

了解现状——西方国家垄断的是硅基材料，而这些硅基材料在我国，我们的优势非常的低；一些关键性的材料还是倍国家技术给垄断的。而此时，我们想要打破束缚，就必须要寻找新的思路，于是出现了我们期待的：碳基半导体能否替代未来的硅基材料呢？

其实，有专家表示，北由于碳分子结构稳定，很难像硅材料一样通过掺杂其他物质改变性能。因此，碳纳米管要实现产业化，尚有很长一段路要走。不过，如今，北京元芯碳基集成电路研究院的突破确实给了我们很大的希望。

碳基半导体具有成本更低、功耗更小、效率更高。如果能够打破硅基半导体材料的束缚，走出一条全新的碳基半导体路，我们的芯片发展可能更有意义。

其实，以碳纤维(织物)或碳化硅等陶瓷纤维(织物)为增强体，实际上，我们熟知的石墨烯，生物碳以及碳纳米管等等都属于碳基材料。因此，想要碳基材料真正的运用与我们的实际，确实还是有一段路走，可是我们也已经进了一步了。

在芯片处理中， 碳基技术芯片 速度提升，功耗降低，未来更能够运用于多种领域，比如国防，气象，以及我们现在急需要解决的手机芯片，计算机芯片问题。这里我们得知道，相比国外技术， 我国对于碳基技术研究时间早，目前的技术是基于二十年前彭练矛院士提出的无掺杂碳基CMOS技术发展而来。

因此，我们不担心倍国外的技术给限制，因为我们的技术具有前瞻性，确实我们的芯片技术目前还是受限制，特别是ASML的光刻机，因为缺乏技术，在工艺制程方面受到制约。

因此，我们猜测的是，碳基材料未来很有可能打破ASML光刻机的束缚，打破欧美国家芯片的束缚，打造属于我们的芯片技术。

谢谢您的问题。碳基芯片在全球范围内还在朝量产迈进。

碳基芯片目前处于实验室阶段。 IBM和英特尔已经碳基在理论进行了多年的 探索 ，英特尔无果而放弃。IBM与英特尔退而求其次，用的是“掺杂”工艺制备碳纳米管晶体管。在国内，彭练矛和张志勇教授团队在半导体碳碳基半导体材料制备方面取得了研究重大进展，已经领先于全球，但也只是朝产业化进一步迈进。

实验室的成果离现实还很远 。全球碳基芯片真正要实现落地、商品化，除了雄厚的资金，必须要有现有的芯片兼容，直接借用现有半导体产业流程工艺，就可以大大加快碳基芯片产业化进程。

碳基技术需要企业参与 。北京碳基集成电路研究院以前在碳基技术上走在了前列，未来10年发展至少需要20亿元研发投入，这需要企业产研对接，需要企业认识其中的价值。阿里巴巴、腾讯都计划投入数千亿元用于新基建，参与到云服务和芯片全线布局，希望这样的 科技 龙头企业参与“碳基”集成电路，有助于缩短国内碳基技术的商用时间，站在全球视角， 科技 企业及早介入非常重要。

欢迎关注，批评指正。

首先，国外的研究并没有啥进展，因为没有企业投钱，高通的芯片利润这么高，谁会把大把的钱投到一个还不知道成不成功的项目上？

处于 探索 期，技术还远不成熟，距成熟产品路还很远。

将芯片越做越薄，一直都是科学家们的梦想。

但我们都知道，现有的 硅晶体 已经越来越接近物理极限。

想要从“纳米级”突破到“原子级”，只能靠二硫化钼等 超薄半导体材 料来帮忙。

近日，来自瑞士巴塞尔大学的研究人员宣布，他们成功在二硫化钼材料上加入了 超导体触点 ，从而展示与硅晶体类似的特性。

这次实验的成功， 验证了超薄半导体材料制造半导体元器件的可行性 。

本次实验由Andreas Baumgartner博士领导，其领导的研究小组计划将一些具有半导体性质的天然材料层叠形成三维晶体，再与超导体结合起来，继而探究新材料的特性。

在实验开始，研究人员先将 二硫化钼分离成单独的层 ，这些单层的厚度不超过一个分子。

接着，研究人员像“制作三明治”一样在 单层的二硫化钼两侧加入两层薄薄的氮化硼 。在手套箱中的保护性氮气保护下，研究人员将氮化硼层堆叠在二硫化钼层上，并将底部与另一层氮化硼以及一层石墨烯结合。

然后，研究人员将这种复杂的范德华异质结构（一种特殊的三维结构） 放置在硅/二氧化硅晶片的顶部 。

这样就堆叠出一个 类似于半导体元件的全新合成材料 。

在堆叠完成后，研究人员开始在绝对零度以上（-273.15摄氏度）的低温下进行实现观察。

最后他们发现，在超低温的条件下，超导电测量清楚地显示了超导引起的效应；例如，单电子不再被允许通过。此外，研究人员还发现了半导体层和超导体之间存在强耦合的迹象。这些特性与目前半导体芯片的物理特性十分相似。

研究项目经理鲍姆加特纳解释说：“在超导体中，电子将自己排列成成对，就像舞伴一样，产生了奇怪而奇妙的结果，比如电流的流动没有电阻。另一方面，在半导体二硫化钼中，电子表演一种完全不同的舞蹈，一种奇怪的独舞，也包含了它们的磁矩。现在，如果我们把这些材料结合起来，我们想亲自看到这奇异的舞蹈。”

简单来说， 本次实验验证了超薄半导体材料代替硅晶体的可行性 ，为下一代半导体制造器件提供了新的思路。

如今的芯片制程工艺，已经完成了5nm的突破，科学家们发力向1nm的极限冲刺，今年5月6日，IBM率先宣布造出2nm芯片，顿时让整个半导体圈子欢欣鼓舞。

但由于摩尔定律的存在，即使单位面积容纳的晶体管数量逐步提前，但是效能无法得到显著提升，在硅晶片的物理特性即将达到极限的背景下，1nm工艺像一座大山挡在硅技术面前。

此外，在目前的先进制程里，都需要绝缘体的存在，他们存在的意义是要协助电子能顺利通过晶体管里的通道，当制程持续向下走，通道势必越来越小，晶体管之间的串扰会很大，芯片的效能表现也会大打折扣。

例如一颗5nm工艺材料的芯片里，已经塞下太多的晶体管， 一旦电子黏在芯片内部的氧化物绝缘体上，就会导致电流不易通过，最终引起功耗增加、芯片发热等问题 。

这也是为什么我们会吐槽台积电和三星5nm工艺纷纷“翻车”， 因为这真的太考虑后期的打磨 。

既然三维的材料会让电荷依附在上面，那么用二维材料作为替代品，可以完美避免电流通过的问题。

目前， 业内普遍采用二硫化钼作为二维超薄单层材料 ，这也是被认为是突破硅晶片小型化限制的最有力替代品。

事实上，除了此次瑞士巴塞尔大学的研究以外，学术界早已在二维材料连接上有所突破。

早前，麻省理工学院（MIT）的孔静教授领导的国际联合攻关团队宣布与台大、台积电共同完成合作，使用原子级薄材料铋（Bi）代替硅，有效地将这些2D材料连接到其他芯片元件上。

当铋（Bi）材料被作为二维材料的接触电极时，可以大幅度降低电阻并且提升电流 。

正如前文所说，金属和半导体材料之间的界面会产生了一种叫做金属诱导的间隙(MIGS)状态现象，抑制电荷载体的流动。而属于半金属的铋（Bi）材料，电子特性介于金属和半导体之间，可以有效消除了电荷流通的问题。

目前，台积电技术研究部门已经开始“铋（Bi）沉积制程”技术的研究，这项研究已经成为未来1nm工艺的突破所在。

通过这项技术，研究人员可以设计出具有非凡性能的微型化晶体管，可以有效满足了未来晶体管和芯片技术路线图的要求。

超薄半导体材料的成功验证，给我们展现出下一代半导体的无限潜力 ，未来的计算机或者会随着超薄半导体材料的成熟展现出全新的姿态。

同时我们也要看到，台积电、IBM都在积极抢占1nm先进制程工艺。

关于下一代半导体的竞争已经悄然开始 。

来自 Helmholtz-Zentrum Dresden-Rossendorf (HZDR) 的研究人员已经通过实验证明了长期以来对纳米线技术的理论预测，希望能够创造出“超快”晶体管。

最近，来自 HZDR 的研究人员宣布，他们已经通过实验证明了长期以来关于张力下纳米线（NanowiresUnder Tension）的理论预测。

在本文中，我们将讨论纳米线技术和 HZDR 研究人员所做的工作。

从最基本的意义上说，纳米线是直径在纳米量级的纳米结构。虽然这似乎是一个微不足道的定义，但该技术可能会对电子产品产生重大影响。

纳米线技术的基本吸引力之一是它们表现出强大的电学特性，包括由于其有效的一维结构而产生的高电子迁移率。

这样做的结果是纳米线提供了非常低的电阻率，因此具有非常快的低功率性能。

几十年来，研究人员一直试图将纳米线技术应用于金属氧化物半导体场效应晶体管(MOSFET)，其中一种流行的应用是环栅 (GAA) FET（场效应晶体管）。

在基于纳米线的 GAA FET 中，纳米线有助于建立导电通道，而不是平面体硅。

结果是更快的晶体管也不易受短沟道效应的影响。

与碳纳米管等竞争技术相比，纳米线的一个显着优势是纳米线由常见材料制成，例如砷化镓(GaAs)，它具有标准的晶体结构和均匀的电子特性。这种更常见材料的使用为该技术提供了一定程度的可预测性和易于制造性，这对于先进的节点技术很重要。

正如Nature上的HZDR 论文所述，最近的研究表明，理论上，设计人员可以通过在材料上施加拉伸应变来进一步提高纳米线的性能。

理论是，当流体静力学拉伸应变（所有三个维度的膨胀）被施加到 GaA纳米线时，其电性能会发生调节。

例如，预计这种应变会将 GaA 的带隙从 300K 时的 1.42 eV 无应变值缩小到 0.87 eV，减少 40%。

此外，流体静力拉伸应变 GaA 的能带结构计算还可以预期电子的有效质量会显着降低，这意味着更高的电子迁移率。

从本质上讲，先前的研究已经通过实验预测，通过对纳米线施加拉伸应变，该设备的性能甚至可以比以前更好。

到目前为止，研究人员只是在数学上 探索 了这一理论，但在HZDR 团队的新论文中，该小组通过实验测试了这一理论。

在实验中，研究人员制造了由 GaA核心和砷化铟铝壳组成的纳米线。

由于研究人员为核和壳使用了不同的材料，因此纳米线在两者之间经历了不同的晶格间距。

结果是外壳在内核上施加了高拉伸应变，使研究人员能够实现他们之前理论化的电性能调制。

应变与未应变纳米线的动量散射率（顶部）和电子迁移率（底部）

然后，研究人员使用光学激光脉冲释放材料内部的电子来测量纳米线的电子迁移率，这种技术称为非接触式光谱学。

释放电子后，研究人员对纳米线施加后续的高频脉冲，导致电子振荡。然后研究人员可以根据振荡持续的时间来测量电子的迁移率；振荡时间越长，电子迁移率越高。

最后，结果表明，研究人员确实可以通过对纳米线施加拉伸应变来提高纳米线的电子迁移率。

测量到未应变纳米线和块状 GaAs 的相对迁移率增加约为 30%。研究人员认为，他们可以在具有更大晶格失配的材料中实现更显着的增加。

总而言之，研究人员希望他们的发现可以应用于未来的晶体管设计，从而显着提高设备速度和功耗。

---