(1)固有(本征)表面态:晶格中断→表面产生悬挂键→具有束缚电子的作用~表面态。
(2)非本征表面态:杂质或者缺陷产生的价键→表面态。
——因为表面态是电子的一种束缚状态,所以,在能带图上,表面态上电子所对应的能量——能级,就称为表面能级。
——表面态也可以是空穴的束缚状态。
——表面态对于半导体性能的影响,主要表现为起复合中心作用,降低少数载流子寿命。
1、分子线エピタキシー(MBE)法:(ぶんしせんエピタキシーほう, MBEMolecular Beam Epitaxy)は现在、半导体の结晶成长に使われている手法の一つである。真空蒸着法に分类され、物理吸着を利用する:该方法现在是经常被使用在半导体的结晶成长中的手法之一。它被归类于针孔蒸着法,利用物理吸附原理。
2、如上,在下面的网站中有关于这些名词的具体解释。
http://www.jpo.go.jp/shiryou/s_sonota/map/kagaku16/hajime.htm
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)