半导体外延生长有哪些方式

外延(Epitaxy, 简称Epi)工艺是指在单晶衬底上生长一层跟衬底具有相同晶格排列的单晶材料，外延层可以是同质外延层(Si/Si)，也可以是异质外延层(SiGe/Si 或SiC/Si等)；同样实现外延生长也有很多方法，包括分子束外延(MBE)，超高真空化学气相沉积(UHV/CVD)，常压及减压外延(ATM &RP Epi)等等。本文仅介绍广泛应用于半导体集成电路生产中衬底为硅材料的硅(Si)和锗硅(SiGe)外延工艺。根据生长方法可以将外延工艺分为两大类(表1)：全外延(Blanket Epi)和选择性外延(Selective Epi, 简称SEG)。工艺气体中常用三种含硅气体源：硅烷(SiH4)，二氯硅烷(SiH2Cl2, 简称DCS) 和三氯硅烷(SiHCl3, 简称TCS)；某些特殊外延工艺中还要用到含Ge和C的气体锗烷(GeH4)和甲基硅烷(SiH3CH3)；选择性外延工艺中还需要用到刻蚀性气体氯化氢(HCl)，反应中的载气一般选用氢气(H2)。 外延选择性的实现一般通过调节外延沉积和原位(in-situ)刻蚀的相对速率大小来实现，所用气体一般为含氯(Cl)的硅源气体DCS，利用反应中Cl原子在硅表面的吸附小于氧化物或者氮化物来实现外延生长的选择性；由于SiH4不含Cl原子而且活化能低，一般仅应用于低温全外延工艺；而另外一种常用硅源TCS蒸气压低，在常温下呈液态，需要通过H2鼓泡来导入反应腔，但价格相对便宜，常利用其快速的生长率（可达到5 um/min）来生长比较厚的硅外延层，这在硅外延片生产中得到了广泛的应用。IV族元素中Ge的晶格常数(5.646A与Si的晶格常数(5.431A差别最小，这使得SiGe与Si工艺易集成。在单晶Si中引入Ge形成的SiGe单晶层可以降低带隙宽度，增大晶体管的特征截止频率fT(cut-off frequency)，这使得它在无线及光通信高频器件方面应用十分广泛；另外在先进的CMOS集成电路工艺中还会利用Ge跟Si的晶格常数失配(4%)引入的晶格应力来提高电子或者空穴的迁移率(mobility)，从而增大器件的工作饱和电流以及响应速度，这正成为各国半导体集成电路工艺研究中的热点。由于本征硅的导电性能很差，其电阻率一般在200ohm-cm以上，通常在外延生长的同时还需要掺入杂质气体(dopant)来满足一定的器件电学性能。杂质气体可以分为N型和P型两类：常用N型杂质气体包括磷烷(PH3)和砷烷(AsH3)，而P型则主要是硼烷(B2H6)。硅及锗硅外延工艺在现代集成电路制造中应用十分广泛，概括起来主要包括：1．硅衬底外延：硅片制造中为了提高硅片的品质通常在硅片上外延一层纯净度更高的本征硅；或者在高搀杂硅衬底上生长外延层以防止器件的闩锁（latch up）效应。2．异质结双极晶体管（Hetero-junction Bipolar Transistor,简称HBT)基区(base)异质结SiGe外延(图1)：其原理是在基区掺入Ge组分，通过减小能带宽度,从而使基区少子从发射区到基区跨越的势垒高度降低，从而提高发射效率γ, 因而，很大程度上提高了电流放大系数β。在满足一定的放大系数的前提下，基区可以重掺杂，并且可以做得较薄，这样就减少了载流子的基区渡越时间，从而提高器件的截止频率fT (Cut-Off Frequency)，这正是异质结在超高速，超高频器件中的优势所在。 3．CMOS源(source)漏(drain)区选择性Si/SiGe外延：进入90nm工艺时代后，随着集成电路器件尺寸的大幅度减小，源漏极的结深越来越浅，需要采用选择性外延技术 (SEG)以增厚源漏极(elevated source/drain)来作为后续硅化(silicide)反应的牺牲层(sacrificial layer) (图2)，从而降低串联电阻，有报道称这项技术导致了饱和电流(Idsat)有15％的增加。 而对于正在研发中的65/45nm技术工艺，有人采用对PMOS源漏极刻蚀后外延SiGe层来引入对沟道的压应力(compressive stress) (图3)，以提高空穴(hole)的迁移率(mobility)，据报道称实现了饱和电流(Idsat)35％的增加。 应变硅(strain silicon)外延：在松弛(relaxed)的SiGe层上面外延一层单晶Si，由于Si跟SiGe晶格常数失配而导致Si单晶层受到下面SiGe层的拉伸应力(tensile stress)而使得电子的迁移率(mobility)得到提升(图4)，这就使得NMOS在保持器件尺寸不变的情况下饱和电流(Idsat)得到增大，而Idsat的增大意味着器件响应速度的提高，这项技术正成为各国研究热点。一般而言，一项完整的外延工艺包括3个环节：首先，根据需要实现的工艺结果对硅片进行预处理，包括去除表面的自然氧化层及硅片表面的杂质，对于重搀杂衬底硅片则必须考虑是否需要背封(backseal)以减少后续外延生长过程中的自搀杂。然后在外延工艺过程中需要对程式进行优化，如今先进的外延设备一般为单片反应腔，能在100秒之内将硅片加热到1100℃以上，利用先进的温度探测装置能将工艺温度偏差控制在2度以内，反应气体则可通过质量流量计(MFC)来使得流量得到精准控制。在进行外延沉积之前一般都需要H2烘烤(bake)这一步，其目的在于原位(in-situ)去除硅片表面的自然氧化层和其他杂质，为后续的外延沉积准备出洁净的硅表面状态。 最后在外延工艺完成以后需要对性能指标进行评估，简单的性能指标包括外延层厚度和电特性参数, 片内厚度及电特性均匀度(uniformity)，片与片间的重复性(repeatability)，杂质颗粒(particle)数目以及污染(contamination)；在工业生产中经常要求片内膜厚及电性的均匀度<1.5%(1σ)，对硅片厂家来说经常还要考查外延层的扩展电阻率曲线(SRP)以确定是否有污染存在及污染物杂质的量。特别地，对于SiGe工艺我们经常还需要测量Ge的含量及其深度分布，对于有搀杂的工艺我们还需要知道搀杂原子的含量及深度分布。另外晶格缺陷(defect)也是我们必须考虑的问题，一般而言，常常出现的有四种缺陷，包括薄雾(haze)，滑移线(slip line), 堆跺层错(stacking fault) 和穿刺(spike)，这些缺陷的存在对器件性能有很大影响，可以导致器件漏电流增大甚至器件完全失效而成为致命缺陷(killer effect)。一般来讲消除这些缺陷的办法是检查反应腔体漏率是否足够低(<1mTorr/min)，片内工艺温度分布是否均匀，承载硅片的基座或准备的硅片表面是否洁净、平坦等。经过外延层性能指标检测以后我们还需要对外延工艺进一步优化，以满足特定器件的工艺要求。硅衬底外延：硅片制造中为了提高硅片的品质通常在硅片上外延一层纯净度更高的本征硅；或者在高搀杂硅衬底上生长外延层以防止器件的闩锁（latch up）效应。

等离子清洗在LED封装工艺中的应用

来源：南京世锋科技等离子研究中心 2009-10-21

________________________________________

（南京世锋科技有限公司，南京 030026）

摘 要：LED封装工艺过程中，支架、芯片表面的氧化物及颗粒污染物会降低产品质量，如果在封装工艺过程中的点胶前、引线键合前及封装固化前进行等离子清洗，则可有效去除这些污染物。介绍了等离子清洗原理及清洗设备，并对清洗前后的效果做了对比。

关键词：等离子清洗；LED；封装工艺

Application of Plasma Cleaning in LED Package Process

Wang Da-wei，Jia Juan-fang，Miao Dai

（The 2nd Research Institute of CETC，Taiyuan 030024，China）

Abstract：In LED package process, oxide and particle contamination on chip surface can reduce quality, but RF plasma cleaning before dispensing、wire bonding or solidification could efficiently remove this contamination. This article introduces plasma cleaning theory and equipment, and compares the effect after cleaning with it before.

Key words： Plasma Cleaning；LED；Package Process

0 引言

LED是可直接将电能转化为可见光的发光器件，它有着体积小、耗电量低、使用寿命长、发光效率高、高亮度低热量、环保、坚固耐用及可控性强等诸多优点，发展突飞猛进，现已能批量生产整个可见光谱段各种颜色的高亮度、高性能产品。近几年，LED广泛用于大面积图文显示屏，状态指示、标志照明、信号显示、汽车组合尾灯及车内照明等方面，被誉为21世纪新光源，然而在其封装工艺中存在的污染物一直是其快速发展道路上的一只拦路虎，如何能够简单快速及无污染的解决掉这个问题一直困扰着人们。等离子体清洗，一种无任何环境污染的新型清洗方式，将为人们解决这一问题。

1 LED的发光原理及基本结构

发光原理：LED（light emitting diode），发光二极管，是一种固态的半导体发光器件，它可以直接把电转化为光，其核心部分是由p型半导体和n型半导体组成的晶片，在p型半导体和n型半导体之间有一个过渡层，称为p-n结，因此它具有一般pn结的I-N特性，即正向导通、反向截至及击穿特性，在一定条件下，它还具有发光特性。正向电压下，这些半导体材料的pn结中，电流从LED阳极流向阴极，注入的少数载流子与多数载流子复合时会把多余的能量以光的形式释放出来。半导体晶体可以发出从紫外到红外不同颜色的光线， 其波长和颜色由组成pn结的半导体物料的禁带能量所决定，而光的强弱则与电流有关。

基本结构：简单来说，LED可以看作是将一块电致发光的半导体材料芯片，通过引线键合后四周用环氧树脂密封。其芯片及典型产品基本结构见图1（芯片与透镜间为灌封胶）。

2 LED封装工艺

在LED产业链中，上游为衬底晶片生产，中游为芯片设计及制造生产，下游为封装与测试。研发低热阻、优异光学特性、高可靠的封装技术是新型LED走向实用、走向市场的必经之路，从某种意义上讲封装是连接产业与市场之间的纽带，只有封装好才能成为终端产品，从而投入实际应用。LED封装技术大都是在分立器件封装技术基础上发展与演变而来的，但却与一般分立器件不同，它具有很强的特殊性，不但完成输出电信号、保护管芯正常工作及输出可见光的功能，还要有电参数及光参数的设计及技术要求，所以无法简单地将分立器件的封装用于LED。经过多年来的不断研究与发展，LED封装工艺也发生了很大的变化，但其大致可分为以下几个个步骤：

Ø 芯片检验：材料表面是否有机械损伤及麻点麻坑；

Ø LED扩片：采用扩片机对黏结芯片的膜进行扩张，将芯片由排列紧密约0.1mm的间距拉伸至约0.6mm，便于后工序的 *** 作；

Ø 点胶：在LED支架的相应位置点上银胶或绝缘胶；

Ø 手工刺片：在显微镜下用针将LED芯片刺到相应的位置；

Ø 自动装架：结合点胶和安装芯片两大步骤，先在LED支架上点上银胶（绝缘胶），然后用真空吸嘴将LED芯片吸起移动位置，再安置在相应的支架位置上；

Ø LED烧结：烧结的目的是使银胶固化，烧结要求对温度进行监控，防止批次性不良；

Ø LED压焊：将电极引到LED芯片上，完成产品内外引线的连接工作；

Ø LED封胶：主要有点胶、灌封、模压三种，工艺控制的难点是气泡、多缺料、黑点；

Ø LED固化及后固化：固化即封装环氧的固化，后固化是为了让环氧充分固化，同时对LED进行热老化，后固化对于提高环氧与支架（PCB）的粘接强度非常重要；

Ø 切筋划片：LED在生产中是连在一起的，后期需要切筋或划片将其分离；

Ø 测试包装：测试LED的光电参数、检验外形尺寸，根据客户要求对LED产品进行分选，将成品进行计数包装。

3 等离子清洗原理及设备

3.1 概述：是正离子和电子密度大致相等的电离气体。由离子、电子、自由激进分子、光子以及中性粒子组成，是物质的第四态。人们普遍认为的物质有三态：固态、液态、气态。区分这三种状态是靠物质中所含能量的多少。给气态物质更多的能量，比如加热，将会形成等离子体，在宇宙中99.99％的物质处于等离子状态。

3.2清洗原理：通过化学或物理作用对工件表面进行处理，实现分子水平的污染物去除（一般厚度为3～30nm），从而提高工件表面活性。被清除的污染物可能为有机物、环氧树脂、光刻胶、氧化物、微颗粒污染物等。对应不同的污染物，应采用不同的清洗工艺，根据选择的工艺气体不同，等离子清洗分为化学清洗、物理清洗及物理化学清洗。

化学清洗:表面反应以化学反应为主的等离子体清洗，又称PE。

例1：O2＋e－→ 2O※ +e－ O※＋有机物→CO2+H2O

从反应式可见，氧等离子体通过化学反应可使非挥发性有机物变成易挥发的H2O和CO2。

例2：H2+e-→2H※+e- H※+非挥发性金属氧化物→金属＋H2O

从反应式可见，氢等离子体通过化学反应可以去除金属表面氧化层，清洁金属表面。

物理清洗：表面反应以物理反应为主的等离子体清洗，也叫溅射腐蚀（SPE）。

例：Ar＋e-→Ar++2e- Ar++沾污→挥发性沾污

Ar+在自偏压或外加偏压作用下被加速产生动能，然后轰击在放在负电极上的被清洗工件表面，一般用于去除氧化物、环氧树脂溢出或是微颗粒污染物，同时进行表面能活化。

物理化学清洗：表面反应中物理反应与化学反应均起重要作用。

3.3等离子清洗设备

等离子清洗设备的原理是在真空状态下，压力越来越小，分子间间距越来越大，分子间力越来越小，利用射频源产生的高压交变电场将氧、氩、氢等工艺气体震荡成具有高反应活性或高能量的离子，然后与有机污染物及微颗粒污染物反应或碰撞形成挥发性物质，然后由工作气体流及真空泵将这些挥发性物质清除出去，从而达到表面清洁活化的目的。是清洗方法中最为彻底的剥离式清洗，其最大优势在于清洗后无废液，最大特点是对金属、半导体、氧化物和大多数高分子材料等都能很好地处理，可实现整体和局部以及复杂结构的清洗。

4 等离子清洗在LED封装工艺中的应用

LED封装工艺直接影响LED产品的成品率，而封装工艺中出现问题的罪魁祸首99%来源于支架、芯片与基板上的颗粒污染物、氧化物及环氧树脂等污染物，如何去除这些污染物一直是人们关注的问题，等离子清洗作为最近几年发展起来的清洗工艺为这些问题提供了经济有效且无环境污染的解决方案。针对这些不同污染物并根据基板及芯片材料的不同，采用不同的清洗工艺可以得到理想的效果，但是错误的工艺使用则可能会导致产品报废，例如银材料的芯片采用氧等离子工艺则会被氧化发黑甚至报废。所以选择合适的等离子清洗工艺在LED封装中是非常重要的，而熟知等离子清洗原理更是重中之重。一般情况下，颗粒污染物及氧化物采用5％H2+95%Ar的混合气体进行等离子清洗，镀金材料芯片可以采用氧等离子体去除有机物，而银材料芯片则不可以。选择合适的等离子清洗工艺在LED封装中的应用大致分为以下几个方面：

Ø 点银胶前：基板上的污染物会导致银胶呈圆球状，不利于芯片粘贴，而且容易造成芯片手工刺片时损伤，使用等离子清洗可以使工件表面粗糙度及亲水性大大提高，有利于银胶平铺及芯片粘贴，同时可大大节省银胶的使用量，降低成本。

Ø 引线键合前：芯片粘贴到基板上后，经过高温固化，其上存在的污染物可能包含有微颗粒及氧化物等，这些污染物从物理和化学反应使引线与芯片及基板之间焊接不完全或粘附性差，造成键合强度不够。在引线键合前进行等离子清洗，会显著提高其表面活性，从而提高键合强度及键合引线的拉力均匀性。键合刀头的压力可以较低（有污染物时，键合头要穿透污染物，需要较大的压力），有些情况下，键合的温度也可以降低，因而提高产量，降低成本。

Ø LED封胶前：在LED注环氧胶过程中，污染物会导致气泡的成泡率偏高，从而导致产品质量及使用寿命低下，所以，避免封胶过程中形成气泡同样是人们关注的问题。通过等离子清洗后，芯片与基板会更加紧密的和胶体相结合，气泡的形成将大大减少，同时也将显著提高散热率及光的出射率。

通过以上几点可以看出材料表面活化、氧化物及微颗粒污染物的去除可以通过材料表面键合引线的拉力强度及侵润特性直接表现出来。

某几家LED厂产品封装工艺中以上几点工艺前添加等离子清洗，测量键合引线的拉力强度与未进行等离子清洗相比，键合引线拉力强度有明显增加，但由于产品不同，所以增加的幅度也大小不等，有的只增加12％，有的却可以增加80％，也有的厂家测量的数据反映平均拉力没有明显增加，但是最小键合拉力却明显提高，对于确保产品可靠性来说，这仍然是十分有益的。图3为某LED厂家一批氧化的LED等离子清洗前后对比，图4为某LED厂家对一批LED在等离子清洗前后进行的键合引线拉力对比图。

等离子清洗过后，检测芯片与基板清洗效果的另一指标为其表面的浸润特性，通过对几家产品进行实验检测表明未进行等离子清洗的样品接触角大约为40°~68°左右表面进行化学反应机制等离子体清洗的样品接触角大约为10°～17°左右；表面进行物理反应机制等离子体清洗过的样品接触角为20°～28°左右。不同厂家、不同产品及不同清洗工艺的清洗效果是不同的，浸润特性的提高表明在上述几点封装工艺前进行等离子清洗是十分有益的。图5为等离子清洗前后在某种LED工件表面滴落7微升纯净水并利用接触角检测仪进行检测的接触角对比。

5 结束语

近年来，由于半导体光电子技术的进步，LED的发光效率迅速提高，预示着一个新光源时代即将到来。就发光二极管的技术潜力和发展趋势来看，其发光效率将达到400lm/w以上，远远超过当前光效最高的高强度气体放电灯，成为世界上最亮的光源。因此，业界认为，半导体照明将创造照明产业的第四次革命。而有利于环保、清洗均匀性好、重复性好、可控性强、具有三维处理能力及方向性选择处理的等离子清洗工艺应用到LED封装工艺中，必将推动LED产业更加快速的发展。

参考文献：

[1]Polack，et al, Plasma Chemistry[M]. 1998

[2]T.J.M.Boyd and J.J.Sanderson,The Physics Of Plasmas[M].CAMBRIDGE.2004

[3]陈元灯,LED制造技术与应用[M].电子工业出版社.2007

[4]杨丽敏，如何有效的提高功率型LED封装工艺[J].现代显示.2007年04期

[5]孙卓，真空等离子体装备技术及应用[OL].中国真空网.2005.2

[6]张国柱 杜海文等，等离子清洗技术[J].机电元件 2000.12

[7]梁治齐，实用清洗技术手册[M].化学工业出版社.2000.1

联系人：百度关键词搜索 冯涛等离子清洗在LED封装工艺中的应用

---