静电,通常是人为产生的,如生产、组装、测试、存放、搬运等过程中都有可能使得静电累积在人体、仪器或设备中,甚至元器件本身也会累积静电,当人们在不知情的情况下使这些带电的物体接触就会形成放电路径,瞬间使得电子元件或系统遭到静电放电的损坏。
如何防止静电放电损伤呢。
首先要改变环境从源头减少静电。
根据静电的产生方式以及对电路的损伤模式不同通常为四种测试方式:
人体放电模式,机器放电模式,元件充电模式,电场感应模式。业界通常使用前两种。
人体放电模式:就是人体摩擦产生了电荷突然碰到芯片释放的电荷导致芯片烧毁击穿,秋天和别人触碰经常触电就是这个原因。
机器放电模式:就是机器移动产生的静电触碰芯片由PIN脚释放。
ESD的测试方法类似FAB里面的GOI测试,指定PIN之后先给它一个ESD电压,持续一段时间后,再回来测试电性看看是否损坏,没问题再去加一个STEP的ESD电压再持续一段时间,再测电性,如此反复直至击穿。此时的击穿电压为ESD击穿的临界电压。通常我们都会给电路打三次电压,为了降低测试周期,通常起始电压用标准电压的70%ESD thresshold,每个step可以根据需要自已调整50V或者100V.
升级一下系统。随着MOSFET的尺寸越来越小,栅极介质层的厚度也是越来越薄。作为MOSFET的核心,Gate OXide的可靠性一直都是最主要的制约器件是否可以量产的因素之一。前面我们几乎讲完了Gate Electrode和Gate Dielectric两个部分,今天我们该趁热打铁把Gate Dielectric的可靠性讲完,其实就是我们FAB里面经常讲的GOI测试。
随着GOX的一直无限制的减薄,我们面临的问题是栅极漏电直接变得不可忽略,甚至直接导致Gate进入热击穿而烧毁,所以评估栅极抗压能力将是这个器件寿命的重要指标。
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)