半导体封装工艺中,线弯的原因及解决方法有哪些？

半导体封装工艺中，晶粒打线这道工序常常有线弯不良，分析和解决方法如下：

1. 线材质量不良，铝和铜线较多不良，金线质量比较好。解决方法加强线材收货质管，并每天抽检六次，遇到不良即时反馈供应商。

2. 打线机调整有偏差，方法是加强现场人员技术能力。

3. *** 作员有失误，一般来说 *** 作员影响不大，解决方法是加强技术员和 *** 作员水平。

4. 每个型号产品的打线规范不同，解决方法应有统一流程再补充细节。

5. 厂房设施如水电，气体供应稳定度，都会影响打线稳定度导致线弯，应有设施专人维持稳定度。

半导体集成电路封装依封装材料有四大项 :1. metal

2. ceramic 3. plastic 4. multiple materials.

各种封装依接脚高低脚数分两大类high pins, low pins.

同一电路以不同封装形式会影响性能参数，务必查阅规范表才能使用。

半导体封装制程设备主要有串联、串并结合以及并联模式，并联模式目前只有卓兴半导体在采用，也是他们率先实现的一种连线方式，这种方式比串联和串并结合都要好。纯并联模式下每台设备都是“单兵作战”，不会受某台设备宕机影响。而传统的串联或者串并结合的模式，一台设备宕机的话，其他设备都要停下来等待，这样很不利于产能的提升。综合来讲纯并联模式产线稼动率更高，这对设备又有更高的要求，单机要完成RGB固晶，保证一台设备完成整套固晶环节，目前只有卓兴半导体能做到这一点。

---