cmos集成工艺为什么能将陷阱注入放到sti工艺之后

CMOS 集成电路的基础工艺之一就是双阱工艺，它包括两个区域，即n-MOS和p-MOS 有源区，分别对应p阱和N阱，在进行阱注入时，产业内的主流技术多数采用倒掺杂技术来调节晶体管的电学特性，即首先采用高能量、大剂量的离子注入，注入的深度约为 1um，注入区域与阱相同，随后通过大幅降低注入能量及剂量，控制注入深度和掺杂剖面。阱的注入掺杂不仅可以调节晶体管的阈值电压，也可以解决CMOS 电路常见的一些问题，如闩锁效应和其他可靠性问题。

半导体器件中iso区是浅沟道隔离。能实现高密度的隔离，深亚微米器件和DRAM等高密度存储电路。在器件制作之前进行，热预算小，STI技术工艺步骤类似LOCOS，依次生长SiO2淀积Si3N4涂敷光刻胶，光刻去掉场区的SiO2和Si3N4。利用离子刻蚀在场区形成浅的沟槽。进行场区注入，再用CVD淀积SiO2填充沟槽，用化学机械抛光技术去掉表面的氧化层，使硅片表面平整化。工艺复杂，要回刻或者CMP。

---