1 试验概述
试验晶片为采用金属有机化学气相淀积（MOCVD）方法，在2英寸（50mm）蓝宝石衬底上生长的GaN基LED外延结构[1-2]。外延生长完成后，首先通过高倍金相显微镜检查外延层表面形貌，再用Bede-Q2000双晶X光衍射（DMXRD）仪对选定外延片晶格结构特性进行分析测试。然后采用常规的GaN-LED芯片工艺，将外延片制成330μm×300μm的LED芯片，其典型的外延材料和芯片结构如图1。采用LED-617型光电参数测试仪，进行芯片光电参数测试。用环氧树脂将管芯封装成蘑菇状Φ5mm的LED单灯器件供可靠性试验。LED器件参数采用SPC-4000LED光电参数测试仪测量，ESD试验则采用ETS910静电模拟发生器考核器件抗静电能力，而样品电老化试验则在自己研制的恒流老化仪上进行。
2 外延与芯片检测
在外延片表面外观检查中，选取较为典型的外观作为样片进行跟踪对比分析：外延片样品（Ep1）表面存在明显缺陷（图2），同时在（Ep1）这一炉次中和其他正常炉次中各选取一片表面无明显缺陷样品（Ep2和Ep3），以便跟踪对比分析。
2．1 X射线双晶衍射（XRD）分析
对于外延材料质量的评估，除检查表观特征外，可用X射线双晶衍射方法、光致发光谱（PL）、霍尔效应测试等对外延片晶体质量进行检测。其中X射线双晶衍射方法具有独特的优点，即可以无损伤、准确、制样简单地进行材料检测，可精确地确定晶格结构参数，尤其是晶格应变，特别适合测量外延晶片的结构特性。因此，本文选择了缺陷附近和远离缺陷两类区域，通过测量其双晶回摆曲线，以了解外延层晶格常数的微小差异、晶格扭曲、微小应变、缺陷附近的应力场情况以及晶片的d性或范性弯曲等特征[3]。图3为Ep1-1缺陷附近的回摆曲线。其中主峰为GaN外延层的（0002）衍射峰，其左右两侧InGaN多量子阱的衍射峰依然清晰，可见双晶回摆曲线是缺陷附近晶格结构参数的整体效果。
详细比较其他区域和其他晶片的双晶回摆曲线，容易观察到GaN（0002）衍射主峰半峰宽的差异，测试结果见表1。缺陷附近半峰宽明显大于远离缺陷区域和正常晶片，晶格失配较正常严重，表明缺陷不只影响观察到如图2所示的1mm大小区域，它将导致其附近区域晶格的畸变。
2．2 芯片光参数分布图
将外延样片按常规的GaN-LED芯片工艺，同批生产制成330μm×300μm的芯片管芯，采用LED-617型光电参数测试仪进行光电参数测试，输出相应参数分布图。其中Ep2、Ep3对应的电致发光（EL）分布未见异常，而样片Ep1的（EL）分布如图4所示。从图4（a）清晰显示，发光强度随离开样片中心区域而减弱，多数不发光区域位于样片边沿；最为显著的不发光区域与样片制成管芯前缺陷区域一致，如图中所标，不发光区域尺度明显大于外延层缺陷的表观尺度，可见外延片中的缺陷将直接导致周边区域管芯的失效。而其他区域管芯波长分布较均匀，如图4（b）所示。由于发光波长取决于外延层中多量子阱宽度和势垒的高度，管芯波长分布的均匀性反应了外延工艺过程的精确性。综合上述两方面的结果，可以认为，外延层的缺陷起始于衬底，如果外延过程未能得到抑制，它造成缺陷及附近外延层所制成的LED芯片丧失发光特性；此外区域虽然失配严重，但芯片光电参数未见异常。
3 可靠性试验结果的验证与分析
按照设定的试验分析比较方案，分别从三片对应外延片中抽取合格芯片样品，进行可靠性分析试验。芯片样品组Cp1-1抽自Ep1-1外观缺陷片缺陷附近区域的参数正常芯片；样品组Cp1-2分别抽自Ep1-2外观缺陷片远离缺陷区域的上下左右四个区域；样品组Cp2和Cp3分别抽自Ep2和Ep3的上下左右四个区域。同时封装成器件后，进行可靠性试验，其中一组进行抗静电能力试验，两组做电老化加速寿命试验。
3．1 对抗静电能力试验的影响[4]
静电放电（ESD）容易引起GaN基发光二极管pn结的击穿，造成器件失效，因此抗静电能力的高低直接体现LED器件可靠性。采用晶体管图示仪作为试验前后的电性能参数测试，ETS910静电模拟发生器对待测样品进行放电，条件为标准人体模型，正反向连续放电3次，间隙为1s，测试结果（表2）表明，当静电电压较低时，所有样品的抗静电能力未见差别，但随着电压的上升，差别明显加大。取自Ep1-1外观缺陷片缺陷附近区域的样品Cp1-1组的抗静电能力最差，而其他三组差别不明显。
在外延材料结构中，InGaN有源层的势阱、势垒的宽度窄，器件ESD失效机理相对复杂[5]，试验结果统计显示，晶体质量较差、失配严重所对应的器件被静电击穿而失效的概率较其他器件要大得多。可见当器件受到静电冲击时，外延结构晶体中的缺陷及其附近晶格畸变严重和位错密度高的薄弱位置将容易被击穿。
3．2 电老化试验[6]
发光二极管的退化主要包括管芯和环氧树脂等缓慢退化。在本文的试验中，环氧树脂退化的影响将尽可能降低。由于GaN基LED可靠性水平的不断提高，其超长的工作寿命，已不可能通过正常应力条件下的寿命试验来验证，故采用两种加速条件进行老化试验：①采用高温恒流的高恒定热电应力加速老化试验，试验条件为正向电流40mA，环境温度60℃，时间96h，其试验结果见表3；②采用高恒定电流应力加速老化试验，试验条件为正向电流30mA，环境温度25℃，时间1008h，结果见表4。光通量退化曲线如图5所示。
试验结果表明，四组样品光输出退化趋势基本相似，体现样品器件的电老化总体综合情况，其之间的差异是由芯片造成的。无论是高温恒流加速老化或者是高恒定电流老化试验，取自Ep1-1外观缺陷片缺陷附近区域的样品Cp1-1组的光衰都最大，因所有样品的封装条件一样，故器件光输出退化速率的差别应为管芯所造成。由于缺陷对载流子具有较强的俘获作用，在有源层中形成无辐射复合中心，使光效降低，而注入载流子的无辐射复合又使能量转化为晶格振动，导致缺陷和位错等造成载流子泄漏和非辐射复合中心的增多，使得器件内量子效率下降速率加快[7]。
1、物理性质不同：
（1）导体电阻率很小且易于传导电流。导体中存在大量可自由移动的带电粒子。在外电场作用下，带电粒子作定向运动，形成明显的电流。
（2）半导体常温下导电性能介于导体与绝缘体之间。
（3）绝缘体不善于传导电流，电阻率极高。绝缘体和导体，没有绝对的界限。绝缘体在某些条件下可以转化为导体。
2、用途不同：
（1）导体常用于工程技术、科学以及能源领域。
（2）半导体在集成电路、消费电子、通信系统、光伏发电、照明、大功率电源转换等领域都有应用，如二极管就是采用半导体制作的器件。
（3）绝缘体通常作为电缆的外表覆层。事实上空气本身就是一种绝缘体，并不需要其他的物质进行绝缘。高压输电线就是通过空气绝缘的，因为使用固体（例如塑料）覆层并不实际。然而，导线相互接触可能造成短路和火灾。
在同轴电缆中，中心的导体必须位于正中，以防止电磁波的反射。另外，任何高于60V的电压都会对人体造成电击或触电危险。使用绝缘体作为外表覆层可以防止这些问题。
扩展资料：
通常电阻系数小的，导电性能好的物体例如：银、铜、铝是良导体。含有杂质的水、人体、潮湿的树木、钢筋混凝土电杆、墙壁、大地等，也是导体，但不是良导体。
电阻系数很大的，导电性能很差的物体例如：陶瓷、云母、玻璃、橡胶、塑料、电木、纸、棉纱、树脂等物体，以及干燥的木材等都是绝缘体。
导电性能介于导体和绝缘体之间的物体例如：硅、锗、硒、氧化铜等都是半导体。
半导体技术就是以半导体为材料，制作成组件及集成电路的技术。在周期表里的元素，依照导电性大致可以分成导体、半导体与绝缘体三大类。最常见的半导体是硅（Si），当然半导体也可以是两种元素形成的化合物，例如砷化镓（GaAs），但化合物半导体大多应用在光电方面。
绝大多数的电子组件都是以硅为基材做成的，因此电子产业又称为半导体产业。半导体技术最大的应用是集成电路（IC），举凡计算机、手机、各种电器与信息产品中，一定有 IC 存在，它们被用来发挥各式各样的控制功能，有如人体中的大脑与神经。
如果把计算机打开，除了一些线路外，还会看到好几个线路板，每个板子上都有一些大小与形状不同的黑色小方块，周围是金属接脚，这就是封装好的 IC。如果把包覆的黑色封装除去，可以看到里面有个灰色的小薄片，这就是 IC。
如果再放大来看，这些 IC 里面布满了密密麻麻的小组件，彼此由金属导线连接起来。除了少数是电容或电阻等被动组件外，大都是晶体管，这些晶体管由硅或其氧化物、氮化物与其它相关材料所组成。整颗 IC 的功能决定于这些晶体管的特性与彼此间连结的方式。
半导体技术的演进，除了改善性能如速度、能量的消耗与可靠性外，另一重点就是降低制作成本。降低成本的方式，除了改良制作方法，包括制作流程与采用的设备外，如果能在硅芯片的单位面积内产出更多的 IC，成本也会下降。所以半导体技术的一个非常重要的发展趋势，就是把晶体管微小化。当然组件的微小化会伴随着性能的改变，但很幸运的，这种演进会使 IC 大部分的特性变好，只有少数变差，而这些就需要利用其它技术来弥补了。
半导体制程有点像是盖房子，分成很多层，由下而上逐层依蓝图布局迭积而成，每一层各有不同的材料与功能。随
着功能的复杂，不只结构变得更繁复，技术要求也越来越高。与建筑物最不一样的地方，除了尺寸外，就是建筑物是一栋一栋地盖，半导体技术则是在同一片芯片或同一批生产过程中，同时制作数百万个到数亿个组件，而且要求一模一样。因此大量生产可说是半导体工业的最大特色 。
把组件做得越小，芯片上能制造出来的 IC 数也就越多。尽管每片芯片的制作成本会因技术复杂度增加而上升，但是每颗 IC 的成本却会下降。所以价格不但不会因性能变好或功能变强而上涨，反而是越来越便宜。正因如此，综观其它科技的发展，从来没有哪一种产业能够像半导体这样，持续维持三十多年的快速发展。
半导体制程是一项复杂的制作流程，先进的 IC 所需要的制作程序达一千个以上的步骤。这些步骤先依不同的功能组合成小的单元，称为单元制程，如蚀刻、微影与薄膜制程；几个单元制程组成具有特定功能的模块制程，如隔绝制程模块、接触窗制程模块或平坦化制程模块等；最后再组合这些模块制程成为某种特定 IC 的整合制程
。
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）