积塔半导体很差

具体来说：

扩散分为炉管、离子注入、快速退火，氧化，清洗，膜厚量测

光刻分为track（涂胶、显影），scanner(曝光)，ADI，即显影后检查(目检、CD、OEVER LAY)，需要在黄光环境下工作

薄膜分为：CVD（化学气相沉积），PVD（物理气相沉积），CMP（化学机械研磨），EPI（外延）

刻蚀分为湿法刻蚀，干法刻蚀，AEI(刻蚀后检查)，烘烤，清洗

位置在特斯拉旁边，目前来说属于比较偏的地方了，出去什么也没有。因为离海不到3km，所以晚上风比较大。

住宿的地方属于公租房，一个月250，不含水电费。因为好几个住宿地点，所以上下班有班车，到公司有二三十分钟左右吧，工程师住得近，最近的15分钟。制造部远一些，不过在泥城镇里面，相对繁华一些。

上班正常时间早上八点半开会到下午五点开会，五点半下班，中午11：30-1：00吃饭休息。当然到点就走的情况不多，有时候、有的部门开会时间会到6点，8点才下班。

工程部和制造部有夜班，频率看部门，半个月到一个月不等。晚八点到早八点，上二休二，时长8天到1个月不等。制造部的话上班时间会非常早，7点40到无尘室里面，晚上8点出无尘室。

工作环境上，目前有两栋楼，分别为办公楼和fab（一楼是fa工作的地方），TD和PIE基本上有事必须进fab才会进，各个module的工程师是经常需要经进去的，制造部更是日常都在里面，只有中午会安排一间小会议室在里面休息。办公室基本上就是格子间，几十人最多一两百人在一起办公，领导会在小隔间。fab里面除了工作什么都不能干不能带，喝水上厕所是个问题，所以不能喝太多水，有时候长时间站立也不好受

人员方面，从班车和吃饭的时候周围的人的闲聊来看，不少人特别是小领导，都是中芯过来的，或者有在中芯工作经历，华虹也有，不过比较少。

工作当中基本上都是英文的，而且有大量缩写，汉语的很少，这点对于刚来的会比较难受

因为24小时不停，靠产量赚春节等节假日有可能会安排值班，出现异常就得去里面解决，不在公司甚至可能会叫你过去，时间长的有可能会错过午饭。为了确保达成某个阶段性目标，也可能需要早起，当然部门吧不一样，要求也不一样。

流动性上看，还是挺大的，一年时间进进出出700人左右吧，当然主要是制造部的。毕竟目前处于扩张期，人员设备制度上必然没有那么成熟，所以目前招聘要求也没什么，只要学历符合岗位，专业实际上绝大多数不做太严格要求，如果要求过高就更找不到人了。

关于设备工程师，不管在哪个半导体工厂，都是最辛苦的岗位之一，因为设备属于最重的资产，除了直接负责的本部门，全厂其他的不少部门也需要围着设备转，所以设备工程师越往上要求越高，既要懂设备，也要会和各种各样的人打交道。对于低级别的人来说，基本上就是干活，所以女生几乎绝迹，当然工资也高些。每天的巡检管路、点检设备，处理设备报警，例行保养，装机、设备、零件、原材料的采购，盯厂商进度，沟通（吃饭），有时候也需要和厂务和Esh部门打交道（安全检查/应急演练），各种计划表的制定和调整。往上升的话，就是机台owner（负责人），一般有一主一辅，从辛苦程度和压力上来说并不会减少，反而会更大一些，比如有的机器半夜报警就必须得去至少一个人，即使可以不去，问题不解决，也别想睡安稳觉；周末和厂商预约好时间维修，周末必须得在旁边盯着。有付出就有回报，如果后面跳槽转到工艺的话，未来晋升优势会大一些；即使继续搞设备，日积月累的东西，后来者很难撵上的；也有跳厂商的。

其实上述不少东西并不是一家公司的特色，而是整个行业都会或多或少存在这种现象

广告效果指数（AEI-Advertising Effectiveness Index） 从看到广告而购买的人当中，减掉因广告以外影响而购买的人数，得到真正因广告而唤起购买的效果，将这个人数以全体受调查的总人数除之所得的值，即广告效果指数—AEI。 广告效果指数的应用 AEI = [A - (A + C) × B / (B + D)] / (A + B + C + D) 其中，A：看过广告而购买的人数； B：未看过广告而购买的人数； C：看过广告而未购买的人数；D：未看过广告而未购买的人数。 例： 某公司在推出新产品的半个月后，做过一次市场调查，合计抽样人数50人， 其中，看过广告而购买的人数为12人； 未看广告而购买的人数为7人； 看过广告而未购买的人数为17人； 未看过广告而未购买的人数为14人。 故 AEI = [12 -（12 + 17）* 7 /（7 + 14）] / 50 = 4.7%

1 Active Area 主动区（工作区） 主动晶体管（ACTIVE TRANSISTOR）被制造的区域即所谓的主动区（ACTIVE AREA）。在标准之MOS制造过程中ACTIVE AREA是由一层氮化硅光罩即等接氮化硅蚀刻之后的局部场区氧化所形成的，而由于利用到局部场氧化之步骤，所以ACTIVE AREA会受到鸟嘴（BIRD’S BEAK）之影响而比原先之氮化硅光罩所定义的区域来的小，以长0.6UM之场区氧化而言，大概会有0.5UM之BIRD’S BEAK存在，也就是说ACTIVE AREA比原在之氮化硅光罩所定义的区域小0.5UM。

2 ACTONE 丙酮 1. 丙酮是有机溶剂的一种，分子式为CH3COCH3。2. 性质为无色，具刺激性及薄荷臭味之液体。3. 在FAB内之用途，主要在于黄光室内正光阻之清洗、擦拭。4. 对神经中枢具中度麻醉性，对皮肤黏膜具轻微毒性，长期接触会引起皮肤炎，吸入过量之丙酮蒸汽会刺激鼻、眼结膜及咽喉黏膜，甚至引起头痛、恶心、呕吐、目眩、意识不明等。5. 允许浓度1000PPM。

3 ADI 显影后检查 1.定义：After Developing Inspection 之缩写2.目的：检查黄光室制程；光阻覆盖→对准→曝光→显影。发现缺点后，如覆盖不良、显影不良…等即予修改，以维护产品良率、品质。3.方法：利用目检、显微镜为之。

4 AEI 蚀刻后检查 1. 定义：AEI即After Etching Inspection，在蚀刻制程光阻去除前及光阻去除后，分别对产品实施全检或抽样检查。2.目的：2-1提高产品良率，避免不良品外流。2-2达到品质的一致性和制程之重复性。2-3显示制程能力之指针2-4阻止异常扩大，节省成本3.通常AEI检查出来之不良品，非必要时很少作修改，因为重去氧化层或重长氧化层可能造成组件特性改变可靠性变差、缺点密度增加，生产成本增高，以及良率降低之缺点。

5 AIR SHOWER 空气洗尘室 进入洁净室之前，需穿无尘衣，因在外面更衣室之故，无尘衣上沾着尘埃，故进洁净室之前，需经空气喷洗机将尘埃吹掉。

6 ALIGNMENT 对准 1. 定义：利用芯片上的对准键，一般用十字键和光罩上的对准键合对为之。2. 目的：在IC的制造过程中，必须经过6~10次左右的对准、曝光来定义电路图案，对准就是要将层层图案精确地定义显像在芯片上面。3. 方法：A.人眼对准B.用光、电组合代替人眼，即机械式对准。

7 ALLOY/SINTER 熔合 Alloy之目的在使铝与硅基(Silicon Substrate)之接触有Ohmic特性，即电压与电流成线性关系。Alloy也可降低接触的阻值。

8 AL/SI 铝/硅 靶 此为金属溅镀时所使用的一种金属合金材料利用Ar游离的离子，让其撞击此靶的表面，把Al/Si的原子撞击出来，而镀在芯片表面上，一般使用之组成为Al/Si (1%)，将此当作组件与外界导线连接。

9 AL/SI/CU 铝/硅 /铜 金属溅镀时所使用的原料名称，通常是称为TARGET，其成分为0.5％铜，1％硅及98.5％铝，一般制程通常是使用99％铝1％硅，后来为了金属电荷迁移现象（ELEC TROMIGRATION）故渗加0.5％铜，以降低金属电荷迁移。

10 ALUMINUN 铝 此为金属溅镀时所使用的一种金属材料，利用Ar游离的离子，让其撞击此种材料做成的靶表面，把Al的原子撞击出来，而镀在芯片表面上，将此当作组件与外界导线之连接。

11 ANGLE LAPPING 角度研磨 Angle Lapping 的目的是为了测量Junction的深度，所作的芯片前处理，这种采用光线干涉测量的方法就称之Angle Lapping。公式为Xj=λ/2 NF即Junction深度等于入射光波长的一半与干涉条纹数之乘积。但渐渐的随着VLSI组件的缩小，准确度及精密度都无法因应。如SRP(Spreading Resistance Prqbing)也是应用Angle Lapping的方法作前处理，采用的方法是以表面植入浓度与阻值的对应关系求出Junction的深度，精确度远超过入射光干涉法。

12 ANGSTRON 埃 是一个长度单位，其大小为1公尺的百亿分之一，约为人的头发宽度之五十万分之一。此单位常用于IC制程上，表示其层（如SiO2，Poly，SiN….）厚度时用。

13 APCVD（ATMOSPRESSURE） 常压化学气相沉积 APCVD为Atmosphere(大气)，Pressure(压力)，Chemical(化学)，Vapor(气相)及Deposition(沉积)的缩写，也就是说，反应气体（如SiH4(g)，B2H6(g)，和O2(g)）在常压下起化学反应而生成一层固态的生成物（如BPSG）于芯片上。

14 AS75 砷 自然界元素之一；由33个质子，42个中子即75个电子所组成。半导体工业用的砷离子（As＋）可由AsH3气体分解得到。砷是N-TYPE DOPANT 常用作N-场区、空乏区及S/D植入。

15 ASHING，STRIPPING 电浆光阻去除 1. 电浆预处理，系利用电浆方式（Plasma），将芯片表面之光阻加以去除。2. 电浆光阻去除的原理，系利用氧气在电浆中所产生只自由基（Radical）与光阻（高分子的有机物）发生作用，产生挥发性的气体，再由帮浦抽走，达到光阻去除的目的。3. 电浆光组的产生速率通常较酸液光阻去除为慢，但是若产品经过离子植入或电浆蚀刻后，表面之光阻或发生碳化或石墨化等化学作用，整个表面之光阻均已变质，若以硫酸吃光阻，无法将表面已变质之光阻加以去除，故均必须先以电浆光阻去除之方式来做。

16 ASSEMBLY 晶粒封装 以树酯或陶瓷材料，将晶粒包在其中，以达到保护晶粒，隔绝环境污染的目的，而此一连串的加工过程，即称为晶粒封装（Assembly）。封装的材料不同，其封装的作法亦不同，本公司几乎都是以树酯材料作晶粒的封装，制程包括：芯片切割→晶粒目检→晶粒上「架」（导线架，即Lead frame）→焊线→模压封装→稳定烘烤（使树酯物性稳定）→切框、弯脚成型→脚沾锡→盖印→完成。以树酯为材料之IC，通常用于消费性产品，如计算机、计算器，而以陶瓷作封装材料之IC，属于高性赖度之组件，通常用于飞d、火箭等较精密的产品上。

17 BACK GRINDING 晶背研磨 利用研磨机将芯片背面磨薄以便测试包装，着重的是厚度均匀度及背面之干净度。一般6吋芯片之厚度约20mil～30 mil左右，为了便于晶粒封装打线，故需将芯片厚度磨薄至10 mil ～15mil左右。

18 BAKE, SOFT BAKE,HARD BAKE 烘烤，软烤，预烤 烘烤（Bake）：在集成电路芯片上的制造过程中，将芯片至于稍高温（60℃～250℃）的烘箱内或热板上均可谓之烘烤，随其目的的不同，可区分微软烤（Soft bake）与预烤（Hard bake）。软烤（Soft bake）：其使用时机是在上完光阻后，主要目的是为了将光阻中的溶剂蒸发去除，并且可增加光阻与芯片之附着力。预烤（Hard bake）：又称为蚀刻前烘烤（pre-etch bake），主要目的为去除水气，增加光阻附着性，尤其在湿蚀刻（wet etching）更为重要，预烤不全长会造成过蚀刻。

19 BF2 二氟化硼 ·一种供做离子植入用之离子。·BF2 ＋是由BF3 ＋气体晶灯丝加热分解成：B10、B11、F19、B10F2、B11F2 。经Extract拉出及质谱磁场分析后而得到。·是一种P-type 离子，通常用作VT植入（闸层）及S/D植入。

20 BOAT 晶舟 Boat原意是单木舟，在半导体IC制造过程中，常需要用一种工具作芯片传送、清洗及加工，这种承载芯片的工具，我们称之为Boat。一般Boat有两种材质，一是石英、另一是铁氟龙。石英Boat用在温度较高（大于300℃）的场合。而铁氟龙Boat则用在传送或酸处理的场合。

21 B.O.E 缓冲蚀刻液 BOE是HF与NH4F依不同比例混合而成。6:1 BOE蚀刻即表示HF：NH4F=1：6的成分混合而成。HF为主要的蚀刻液，NH4F则作为缓冲剂使用。利用NH4F固定〔H＋〕的浓度，使之保持一定的蚀刻率。HF会浸蚀玻璃及任何含硅石的物质，对皮肤有强烈的腐蚀性，不小心被溅到，应用大量水冲洗。

22 BONDING PAD 焊垫 焊垫－晶利用以连接金线或铝线的金属层。在晶粒封装（Assembly）的制程中，有一个步骤是作“焊线”，即是用金线（塑料包装体）或铝线（陶瓷包装体）将晶粒的线路与包装体之各个接脚依焊线图（Bonding Diagram）连接在一起，如此一来，晶粒的功能才能有效地应用。由于晶粒上的金属线路的宽度即间隙都非常窄小，（目前SIMC所致的产品约是微米左右的线宽或间隙），而用来连接用的金线或铝线其线径目前由于受到材料的延展性即对金属接线强度要求的限制，只能做到1.0～1.3mil（25.4～33j微米）左右，在此情况下，要把二、三十微米的金属线直接连接到金属线路间距只有3微米的晶粒上，一定会造成多条铝线的接桥，故晶粒上的铝路，在其末端皆设计成一个约4mil见方的金属层，此即为焊垫，以作为接线使用。焊垫通常分布再晶粒之四个外围上（以粒封装时的焊线作业），其形状多为正方形，亦有人将第一焊线点作成圆形，以资辨识。焊垫因为要作接线，其上得护层必须蚀刻掉，故可在焊垫上清楚地看到“开窗线”。而晶粒上有时亦可看到大块的金属层，位于晶粒内部而非四周，其上也看不到开窗线，是为电容。

23 BORON 硼 自然元素之一。由五个质子及六个中子所组成。所以原子量是11。另外有同位素，是由五个质子及五个中子所组成原子量是10（B10）。自然界中这两种同位素之比例是4：1，可由磁场质谱分析中看出，是一种P-type的离子（B 11＋），用来作场区、井区、VT及S/D植入。

24 BPSG 含硼及磷的硅化物 BPSG乃介于Poly之上、Metal之下，可做为上下两层绝缘之用，加硼、磷主要目的在使回流后的Step较平缓，以防止Metal line溅镀上去后，造成断线。

25 BREAKDOWN VOLTAGE 崩溃电压 反向P-N接面组件所加之电压为P接负而N接正，如为此种接法则当所加电压通在某个特定值以下时反向电流很小，而当所加电压值大于此特定值后，反向电流会急遽增加，此特定值也就是吾人所谓的崩溃电压（BREAKDOWN VOLTAGE）一般吾人所定义反向P＋ - N接面之反向电流为1UA时之电压为崩溃电压，在P＋ - N或 N＋-P之接回组件中崩溃电压，随着N（或者P）之浓度之增加而减小。

26 BURN IN 预烧试验 「预烧」（Burn in）为可靠性测试的一种，旨在检验出哪些在使用初期即损坏的产品，而在出货前予以剔除。预烧试验的作法，乃是将组件（产品）至于高温的环境下，加上指定的正向或反向的直流电压，如此残留在晶粒上氧化层与金属层之外来杂质离子或腐蚀性离子将容易游离而使故障模式（Failure Mode）提早显现出来，达到筛选、剔除「早期夭折」产品之目的。预烧试验分为「静态预烧」（Static Burn in）与「动态预烧」（Dynamic Burn in）两种，前者在试验时，只在组件上加上额定的工作电压即消耗额定的功率，而后者除此外并有仿真实际工作情况的讯号输入，故较接近实际状况，也较严格。基本上，每一批产品在出货前，皆须作百分之百的预烧试验，馾由于成本及交货其等因素，有些产品旧只作抽样（部分）的预烧试验，通过后才出货。另外对于一些我们认为它品质够稳定且够水准的产品，亦可以抽样的方式进行，当然，具有高信赖度的产品，皆须通过百分之百的预烧试验。

27 CAD 计算机辅助设计 CAD：Computer Aided Design计算机辅助设计，此名词所包含的范围很广，可泛称一切计算机为工具，所进行之设计；因此不仅在IC设计上用得到，建筑上之设计，飞机、船体之设计，都可能用到。在以往计算机尚未广泛应用时，设计者必须以有限之记忆、经验来进行设计，可是有了所谓CAD后，我们把一些常用之规则、经验存入计算机后，后面的设计者，变可节省不少从头摸索的工作，如此不仅大幅地提高了设计的准确度，使设计的领域进入另一新天地。

28 CD MEASUREMENT 微距测试 CD: Critical Dimension之简称。通常于某一个层次中，为了控制其最小线距，我们会制作一些代表性之量测图形于晶方中，通常置于晶方之边缘。简言之，微距测量长当作一个重要之制程指针，可代表黄光制程之控制好坏。量测CD之层次通常是对线距控制较重要之层次，如氮化硅、POLY、CONT、MET…等，而目前较常用于测量之图形有品字型，L-BAR等。

---