芯片塑封老化加速最高温度是多少

125度。芯片塑封是指安装半导体集成电路芯片时采用的外壳，它的作用是安放、固定、密封、保护芯片和增强芯片电热性能的作用，也是芯片内部与外部电路的桥梁，当其老化加速最高温度可达125度。

《PCT 高压加速老化试验箱试验方法、试验标准》 说明：PCT 试验一般称为压力锅蒸煮试验或是饱和蒸汽试验，最主要是将待测品置于严苛之温 度、饱和湿度（100%R.H.）[饱和水蒸气]及压力环境下测试，测试代测品耐高湿能力，针对印 刷线路板（PCB&FPC），用来进行材料吸湿率试验、高压蒸煮试验..等试验目的，如果待测品是 半导体的话，则用来测试半导体封装之抗湿气能力，待测品被放置严苛的温湿度以及压力环境 下测试，如果半导体封装的不好，湿气会沿者胶体或胶体与导线架之接口渗入封装体之中，常 见的故装原因：爆米花效应、动金属化区域腐蚀造成之断路、封装体引脚间因污染造成之短 路..等相关问题。 PCT 对 PCB 的故障模式：起泡（Blister）、断裂（Crack）、止焊漆剥离（SR delamination）。 半导体的 PCT 测试：PCT 最主要是测试半导体封装之抗湿气能力，待测品被放置严苛的温湿度 以及压力环境下测试，如果半导体封装的不好，湿气会沿者胶体或胶体与导线架之接口渗入封 装体之中，常见的故装原因：爆米花效应、动金属化区域腐蚀造成之断路、封装体引脚间因污 染造成之短路..等相关问题。 PCT 对 IC 半导体的可靠度评估项目：DA Epoxy、导线架材料、封胶树脂 腐蚀失效与 IC：腐蚀失效（水汽、偏压、杂质离子）会造成 IC 的铝线发生电化学腐蚀，而导 致铝线开路以及迁移生长。 塑封半导体因湿气腐蚀而引起的失效现象： 由于铝和铝合金价格便宜，加工工艺简单，因此通常被使用为集成电路的金属线。从进行集成 电路塑封制程开始，水气便会通过环氧树脂渗入引起铝金属导线产生腐蚀进而产生开路现象， 成为质量管理最为头痛的问题。虽然通过各种改善包括采用不同环氧树脂材料、改进塑封技术 和提高非活性塑封膜为提高产质量量进行了各种努力，但是随着日新月异的半导体电子器件小 型化发展，塑封铝金属导线腐蚀问题至今仍然是电子行业非常重要的技术课题。 压力蒸煮锅试验（PCT）结构：试验箱由一个压力容器组成，压力容器包括一个能产生 100% （润湿）环境的水加热器，待测品经过 PCT 试验所出现的不同失效可能是大量水气凝结渗透所 造成的。 澡盆曲线：澡盆曲线（Bathtub curve、失效时期），又用称为浴缸曲线、微笑曲线，主要是显 示产品的于不同时期的失效率，主要包含早夭期（早期失效期）、正常期（随机失效期）、损 耗期（退化失效期），以环境试验的可靠度试验箱来说得话，可以分为筛选试验、加速寿命试 验（耐久性试验）及失效率试验等。进行可靠性试验时"试验设计"、"试验执行"及"试验分析" 应作为一个整体来综合考虑。 常见失效时期： 早期失效期（早夭期，Infant Mortality Region）：不够完善的生产、存在缺陷的材料、不合 适的环境、不够完善的设计。 随机失效期（正常期，Useful Life Region）：外部震荡、误用、环境条件的变化波动、不良 抗压性能。 退化失效期（损耗期，Wearout Region）：氧化、疲劳老化、性能退化、腐蚀。 环境应力与失效关系图说明： 依据美国 Hughes 航空公司的统计报告显示，环境应力造成电子产品故障的比例来说，高度占 2%、盐雾占 4%、沙尘占 6%、振动占 28%、而温湿度去占了高达 60%，所以电子产品对于温湿度 的影响特别显著，但由于传统高温高湿试验（如：40℃/90%R.H.、85℃/85%R.H.、60℃ /95%R.H.）所需的时间较长，为了加速材料的吸湿速率以及缩短试验时间，可使用加速试验设 备（HAST[高度加速寿命试验机]、PCT[压力锅]）来进行相关试验，也就所谓的（退化失效期、 损耗期）试验。 θ 10℃法则：讨论产品寿命时，一般采用[θ10℃法则]的表达方式，简单的说明可以表达为 [10℃规则]，当周围环境温度上升 10℃时，产品寿命就会减少一半；当周围环境温度上升 20℃ 时，产品寿命就会减少到四分之一。 这种规则可以说明温度是如何影响产品寿命（失效）的，相反的产品的可靠度试验时，也可以 利用升高环境温度来加速失效现象发生，进行各种加速寿命老化试验。 湿气所引起的故障原因：水汽渗入、聚合物材料解聚、聚合物结合能力下降、腐蚀、空洞、线 焊点脱开、引线间漏电、芯片与芯片粘片层脱开、焊盘腐蚀、金属化或引线间短路。 水汽对电子封装可靠性的影响：腐蚀失效、分层和开裂、改变塑封材料的性质。 铝线中产生腐蚀过程： ① 水气渗透入塑封壳内→湿气渗透到树脂和导线间隙之中 ② 水气渗透到芯片表面引起铝化学反应 加速铝腐蚀的因素： ①树脂材料与芯片框架接口之间连接不够好（由于各种材料之间存在膨胀率的差异） ②封装时，封装材料掺有杂质或者杂质离子的污染（由于杂质离子的出现） ③非活性塑封膜中所使用的高浓度磷 ④非活性塑封膜中存在的缺陷 爆米花效应（Popcorn Effect）： 说明：原指以塑料外体所封装的 IC，因其芯片安装所用的银膏会吸水，一旦末加防范而径行封 牢塑体后，在下游组装焊接遭遇高温时，其水分将因汽化压力而造成封体的爆裂，同时还会发 出有如爆米花般的声响，故而得名，当吸收水汽含量高于 0.17%时，[爆米花]现象就会发生。 近来十分盛行 P-BGA 的封装组件，不但其中银胶会吸水，且连载板之基材也会吸水，管理不良 时也常出现爆米花现象。 水汽进入 IC 封装的途径： 1.IC 芯片和引线框架及 SMT 时用的银浆所吸收的水 2.塑封料中吸收的水分 3.塑封工作间湿度较高时对器件可能造成影响； 4.包封后的器件，水汽透过塑封料以及通过塑封料和引线框架之间隙渗透进去，因为塑料与引 线框架之间只有机械性的结合，所以在引线框架与塑料之间难免出现小的空隙。 备注：只要封胶之间空隙大于 3.4*10^-10m 以上，水分子就可穿越封胶的防护 备注：气密封装对于水汽不敏感，一般不采用加速温湿度试验来评价其可靠性，而是测定其气 密性、内部水汽含量等。 针对 JESD22-A102 的 PCT 试验说明： 用来评价非气密封装器件在水汽凝结或饱和水汽环境下抵御水汽的完整性。 样品在高压下处于凝结的、高湿度环境中，以使水汽进入封装体内，暴露出封装中的弱点，如 分层和金属化层的腐蚀。该试验用来评价新的封装结构或封装体中材料、设计的更新。 应该注意，在该试验中会出现一些与实际应用情况不符的内部或外部失效机制。由于吸收的水 汽会降低大多数聚合物材料的玻璃化转变温度，当温度高于玻璃化转变温度时，可能会出现非 真实的失效模式。 外引脚锡短路：封装体外引脚因湿气引起之电离效应，会造成离子迁移不正常生长，而导致引 脚之间发生短路现象。 湿气造成封装体内部腐蚀：湿气经过封装过程所造成的裂伤，将外部的离子污染带到芯片表 面，在经过经过表面的缺陷如：护层针孔、裂伤、被覆不良处..等，进入半导体原件里面，造 成腐蚀以及漏电流..等问题，如果有施加偏压的话故障更容易发生。 PCT 试验条件（整理 PCB、PCT、IC 半导体以及相关材料有关于 PCT[蒸汽锅测试]的相关测试条 件） 试验名称 JEDEC-22-A102 温度 121℃ 湿度 100%R.H. 时间 168h 检查项目&补充说明 其它试验时间：24h、48h、96h、 168h、240h、336h IPC-FC-241B-PCB 铜张积层板的拉 剥强度试验 IC-Auto Clave 试 验 低介电高耐热多 层板 PCB 塞孔剂 PCB-PCT 试验 无铅焊锡加速寿 命1 无铅焊锡加速寿 命2 IC 无铅试验 121℃ 100%R.H. 1000h 100℃ 100%R.H. 16h 121℃ 121℃ 100℃ 100%R.H. 100%R.H. 100%R.H. 192h 30min 8h 检查：分层、气泡、白点 相当于高温高湿下 6 个月，活化能 =4.44eV 相当于高温高湿下一年，活化能 =4.44eV 500 小时检查一次 121℃ 100%R.H. 192h 121℃ 100%R.H. 288h 121℃ 100%R.H. 100 h 铜层强度要在 1000 N/m 液晶面板密合性 试验 金属垫片 半导体封装试验 121℃ 100%R.H. 12h 121℃ 121℃ 100%R.H. 100%R.H. 24h 500、1000 h PCB 吸湿率试验 FPC 吸湿率试验 PCB 塞孔剂 低介电率高耐热 性的多层板材料 高 TG 玻璃环氧多 层印刷电路板材 料 高 TG 玻璃环氧多 层印刷电路板-吸 湿后再流焊耐热 性试验 微蚀型水平棕化 （Co-Bra Bond） 车用 PCB 主机板用 PCB GBA 载板 半导体器件加速 湿阻试验 121℃ 121℃ 121℃ 121℃ 100%R.H. 100%R.H. 100%R.H. 100%R.H. 5、8h 192h 192h 5h 吸水率小于 0.4～0.6% 121℃ 100%R.H. 5h 吸水率小于 0.55～0.65% 121℃ 100%R.H. 3h PCT 试验完毕之后进行再流焊耐热 性试验（260℃/30 秒） 121℃ 100%R.H. 168h 121℃ 121℃ 121℃ 121℃ 100%R.H. 100%R.H. 100%R.H. 100%R.H. 50、100h 30min 24h 8h JEDEC JESD22-A102-B 饱和湿度试验 说明：智河仪器 PCT 试验机执行 JEDEC JESD22-A102-B 饱和湿度（121℃/100%R.H.）的实际试 验纪录曲线，智河仪器的 PCT 试验机是目前业界唯一机台标准内建数字电子纪录器的设备，可 完整纪录整个试验过程的温度、湿度、压力，尤其是压力的部分是真正读取压力传感器的读值 来显示，而不是透过温湿度的饱和蒸汽压表计算出来的，能够真正掌握实际的试验过程。 PCB 的PCT 试验案例： 说明：PCB 板材经 PCT 试验（121℃/100%R.H./168h）之后，因 PCB 的绝缘绿漆质量不良而发生 湿气渗透到铜箔线路表面，而让铜箔线路产生发黑现象

常见的直插式封装如双列直插式封装（DIP），晶体管外形封装（TO），插针网格阵列封装（PGA）等。典型的表面贴装式如晶体管外形封装（D-PAK），小外形晶体管封装（SOT），小外形封装（SOP），方形扁平封装（QFP），塑封有引线芯片载体（PLCC）等。电脑主板一般不采用直插式封装的MOSFET，本文不讨论直插式封装的MOSFET。一般来说，“芯片封装”有2层含义，一个是封装外形规格，一个是封装技术。对于封装外形规格来说，国际上有芯片封装标准，规定了统一的封装形状和尺寸。封装技术是芯片厂商采用的封装材料和技术工艺，各芯片厂商都有各自的技术，并为自己的技术注册商标名称，所以有些封装技术的商标名称不同，但其技术形式基本相同。我们先从标准的封装外形规格说起。TO封装TO（Transistor Out-line）的中文意思是“晶体管外形”。这是早期的封装规格，例如TO-92，TO-92L，TO-220，TO-252等等都是插入式封装设计。近年来表面贴装市场需求量增大，TO封装也进展到表面贴装式封装。 TO252和TO263就是表面贴装封装。其中TO-252又称之为D-PAK，TO-263又称之为D2PA K。-PAK封装的MOSFET有3个电极，栅极（G）、漏极（D）、源极（S）。其中漏极（D）的引脚被剪断不用，而是使用背面的散热板作漏极（D），直接焊接在PCB上，一方面用于输出大电流，一方面通过PCB散热。所以PCB的D-PAK焊盘有三处，漏极（D）焊盘较大。SOT封装SOT（Small Out-Line Transistor）小外形晶体管封装。这种封装就是贴片型小功率晶体管封装，比TO封装体积小，一般用于小功率MOSFET。常见的规格如上。 主板上常用四端引脚的SOT-89 MOSFET。SOP封装 SOP（Small Out-Line Package）的中文意思是“小外形封装”。SOP是表面贴装型封装之一，引脚从封装两侧引出呈海鸥翼状(L 字形)。材料有塑料和陶瓷两种。SOP也叫SOL 和DFP。SOP封装标准有SOP-8、SOP-16、SOP-20、SOP-28等等，SOP后面的数字表示引脚数。MOSFET的SOP封装多数采用SOP-8规格，业界往往把“P”省略，叫SO（Small Out-Line ）。SO-8采用塑料封装，没有散热底板，散热不良，一般用于小功率MOSFET。 SO-8是PHILIP公司首先开发的，以后逐渐派生出TSOP（薄小外形封装）、VSOP（甚小外形封装）、 SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）等标准规格。这些派生的几种封装规格中，TSOP和TSSOP常用于MOSFET封装。QFN-56封装 QFN（Quad Flat Non-leaded package）是表面贴装型封装之一，中文叫做四边无引线扁平封装，是一种焊盘尺寸小、体积小、以塑料作为密封材料的新兴表面贴装芯片封装技术。现在多称为LCC。QFN是日本电子机械工业会规定的名称。封装四边配置有电极接点，由于无引线，贴装占有面积比QFP小，高度比QFP低。这种封装也称为LCC、PCLC、P－LCC等。QFN本来用于集成电路的封装，MOSFET不会采用的。Intel提出的整合驱动与MOSFET的DrMOS采用QFN-56封装，56是指在芯片背面有56个连接Pin。最新封装形式由于CPU的低电压、大电流的发展趋势，对MOSFET提出输出电流大，导通电阻低，发热量低散热快，体积小的要求。MOSFET厂商除了改进芯片生产技术和工艺外，也不断改进封装技术，在与标准外形规格兼容的基础上，提出新的封装外形，并为自己研发的新封装注册商标名称。下面分别介绍主要MOSFET厂商最新的封装形式。 瑞萨（RENESAS）的WPAK、LFPAK和LFPAK-I 封装 WPAK是瑞萨开发的一种高热辐射封装，通过仿D-PAK封装那样把芯片散热板焊接在主板上，通过主板散热，使小形封装的WPAK也可以达到D-PAK的输出电流。WPAK-D2封装了高/低2颗MOSFET，减小布线电感。 LFPAK和LFPAK-I是瑞萨开发的另外2种与SO-8兼容的小形封装。LFPAK类似D-PAK比D-PAK体积小。LFPAK-i是将散热板向上，通过散热片散热。 威世Power-PAK和Polar-PAK封装Power-PAK是威世公司注册的MOSFET封装名称。Power-PAK包括有Power-PAK1212-8、Power-PAK SO-8两种规格。Polar PAK是双面散热的小形封装。 安森美的SO-8和WDFN8扁平引脚封装 安美森半导体开发了2种扁平引脚的MOSFET，其中SO-8兼容的扁平引脚被很多主板采用。菲利普（Philps）的LFPAK和QLPAK封装 首先开发SO-8的菲利普也有改进SO-8的新封装技术，就是LFPAK和QLPAK。 意法（ST）半导体的PowerSO-8封装 法意半导体的SO-8改进技术叫做Power SO-8。飞兆（Fairchild）半导体的Power 56封装 国际整流器（IR）的Direct FET封装Direct FET封装属于反装型的，漏极（D）的散热板朝上，并覆盖金属外壳，通过金属外壳散热。 内部封装技术前面介绍的最新封装形式都是MOSFET的外部封装。这些最新封装还包括内部封装技术的改进，尽管这些新封装技术的商标名称多种多样，其内部封装技术改进主要有三方面：一是改进封装内部的互连技术，二是增加漏极散热板，三是改变散热的热传导方向。 封装内部的互连技术: 早期的标准封装，包括TO，D-PAK、SOT、SOP，多采用焊线式的内部互连，在CPU核心电压较高，电流较小时期，这种封装可以满足需求。当CPU供电进展到低电压、大电流时代，焊线式封装就难以满足了。以标准焊线式SO-8为例，作为小功率MOSFET封装，发热量很小，对芯片的散热设计没有特别要求。主板的局部小功率供电（风扇调速）多采用这种SO-8的MOSFET。但用于现代的CPU供电就不能胜任了。这是由于焊线式SO-8的性能受到封装电阻、封装电感、PN结到PCB和外壳的热阻等四个因素的限制。 封装电阻 MOSFET在导通时存在电阻（RDS(on)），这个电阻包括芯片内PN结电阻和焊线电阻，其中焊线电阻占50%。RDS(on)是影响MOSFET性能的重要因素。 封装电感内部焊线的引线框封装的栅极、源极和漏极连接处会引入寄生电感。源极电感在电路中将会以共源电感形式出现，对MOSFET的开关速度有着重大影响。芯片PN结到PCB的热阻 芯片的漏极粘合在引线框上,引线框被塑封壳包围，塑料是热的不良导体。漏极的热传导路径是芯片→引线框→引脚→PCB，这么长的路径必然是高热阻。至于源极的热传导还要经过焊线到PCB，热阻更高。 芯片PN结到外壳(封装顶部)的热阻 由于标准的SO-8采用塑料包封,芯片到封装顶部的传热路径很差上述四种限制对其电学和热学性能有着极大的影响。随着电流密度要求的提高,MOSFET厂商采用SO-8的尺寸规格，同时对焊线互连形式进行改进，用金属带、或金属夹板代替焊线，降低封装电阻、电感和热阻。 国际整流器（IR）称之为Copper Strap技术，威世（Vishay）称之为Power Connect 技术，还有称之为Wireless Package。 据国际半导体报道，用铜带取代焊线后，热阻降低了10-20%，源极至封装的电阻降低了61%。特别一提的是用铜带替换14根2-mil金线，芯片源极电阻从1.1 m降到 0.11 m。漏极散热板标准SO-8封装采用塑料把芯片全部包围，低热阻的热传导通路只是芯片到PCB的引脚。底部紧贴PCB的是塑料外壳。塑料是热的不良导体，影响漏极的散热。封装的散热改进自然是除去引线框下方的塑封混合物，让引线框金属结构直接（或者加一层金属板）与PCB接触,并焊接到PCB焊盘上。它提供了大得多的接触面积,把热量从芯片上导走。这种结构还有一个附带的好处,即可以制成更薄的器件,因为塑封材料的消除降低了其厚度。 世的Power-PAK，法意半导体的Power SO-8，安美森半导体的SO-8 Flat Lead，瑞萨的WPAK、LFPAK，飞兆半导体的Power 56和Bottomless Package都采用这种散热技术。改变散热的热传导方向 Power-PAK封装显著减小了芯片到PCB的热阻，实现芯片到PCB的高效率传热。不过，当电流的需求继续增大时，PCB也将出现热饱和，因此散热技术的进一步改进是改变散热方向，让芯片的热量传导到散热器而不是PCB。 瑞萨的LFPAK-I 封装，国际整流器的Direct FET封装就是这种散热技术。整合驱动IC的DrMOS 传统的主板供电电路采用分立式的DC/DC降压开关电源，分立式方案无法满足对更高功率密度的要求，也不能解决较高开关频率下的寄生参数影响问题。随着封装、硅技术和集成技术的进步，把驱动器和MOSFET整合在一起，构建多芯片模块（MCM）已经成为现实。。与分立式方案相比，多芯片模块可以节省相当可观的空间并提高功率密度，通过对驱动器和MOSFET的优化提高电能转换效率以及优质的DC电流。这就是称之为DrMOS的新一代供电器件。DrMOS的主要特点是：- 采用QFN56无脚封装，热阻抗很低。- 采用内部引线键合以及铜夹带设计，尽量减少外部PCB布线，从而降低电感和电阻。- 采用先进的深沟道硅(trench silicon)MOSFET工艺，显著降低传导、开关和栅极电荷损耗。- 兼容多种控制器，可实现不同的工作模式，支持APS（Auto Phase Switching）。- 针对目标应用进行设计的高度优化。MOSFET发展趋势伴随计算机技术发展对MOSFET的要求，MOSFET封装技术的发展趋势是性能方面高输出、高密度、高频率、高效率，体积方面是更趋向小形化。

---