关于微电子工艺技术铜互连！

随着科学技术的突飞猛进,半导体制造技术面临日新月异的变化，其中12英寸、90纳米技术和铜工艺">铜工艺被称为引导半导体发展趋势的三大浪潮。传统的半导体工艺是主要采用铝作为金属互联材料(Interconnect)，在信号延时(signal delay)上已经受到限制。人们寻找到了新的材料来满足对电阻的要求，这种材料就是铜。简单地说，铜工艺就是指以铜作为金属互联材料的一系列半导体制造工艺。将铜工艺融入集成电路制造工艺可以提高芯片的集成度，提高器件密度，提高时钟频率以及降低消耗的能量。

要达到这样的要求就需要对工艺上做出相应的调整。在新的工艺水平，尤其是在90纳米或以下的技术节点上，主要的信号延时来自互联电路的部分。这一部分可以用以下公式来描述：

τ = RC = (ρL/Wtmetal) *(Kε0LW/tILD)

其中τ是指 total signal delay, R是指金属层的电阻, C是指介电层的电容，ρ是互联金属的电阻率，L是指长度，W是指长度，t 是指厚度， K是介电常数。由公式可见，选用

电阻率比较小的金属材料作为互联材料，和选用介电常数比较小的介电材料作为介电材料是降低信号延时、提高时钟频率的两个主要方向。铜的电阻率为1.7μΩ.cm，铝的电阻率为2.8μΩ.cm，所以铜更为优越。同时由于采用铜线可以降低互联层的厚度，所以同时也降低了上面公式中的电容C。为了进一步降低τ,产业界也在选择比SiO2的K值更加低的材料（即所谓的low k材料）。现有的铝材料（通常选用掺入少量Cu的AlCu合金材料）在器件密度进一步提高的情况下还会出现由电子迁移引发的可靠性问题，而铜在这方面比铝也有很强的优越性。当IC的电流密度超过106A/cm2时，高熔点的材料比低熔点的材料更易于发生电子迁移，原因在于前者具有更高的晶界扩散激活能。铜的熔点为1083℃，铝的熔点为660℃，所以铜更不容易发生电子迁移。和铝相比，铜的电子迁移失效时间要大一到两个数量级，所以它可以在更小的互联层厚度上通过更高的电流密度，从而降低能量消耗。推动铜工艺走向产业化的另一个重要原因就是和传统的铝工艺相比，铜工艺采用了Damascene工艺，减少了金属互联的层数，从而降低了成本。之所以采用Damascene工艺，主要原因在于铜本身不能够和象铝一样，与其它刻蚀气体产生气态的副产品，所以只能采用这种先刻蚀再充填金属互联材料的模式。

自从IBM公司在1985年引入铜，许多关于铜工艺的研发工作都取得了实效。主要包括制造Damascene结构的Damascene工艺、Cu CMP (Chemical Mechanical Polishing) 工艺和ECP (Electroplating) 工艺等（见图1）。

图1. 铜工艺的Dual Damascene 结构流程示

由于铜的扩散会引起器件的所谓“中毒效应”，所以在和source/drain和gate区域的接触金属仍然选用重金属钨。其余的互联金属都可以采用铜，其中的via可以采用single damascene，也可以采用dual damascene结构。在damascene结构经过CVD, Etch 等工艺后，就形成了via的结构。为了防止铜在Si 和SiO2中的扩散，所以必须在via上沉积一层阻挡层，然后再沉积一层很薄的铜作为ECP的导电介质，也作为电镀铜的金属晶体生长的晶核层。由ECP产生电镀铜层。接着的工艺是CMP，主要是磨掉多余的铜，同时将硅片表面磨平。其中的机制主要包括用微小颗粒对表面的机械摩擦和对摩擦材料的化学清洗，摩擦和化学清洗的载体，即所谓的浆料(slurry)，是整个铜工艺制造成本比较高的部分。

经过近几年的发展，铜工艺已经日臻成熟，进入量产阶段，现在的铜工艺主要应用于电脑的中央处理器、服务器、通讯及消费应用产品各领域对整体产品表现、高密度及低耗电有极高要求的产品。与此同时，降低RC的另一条有效途径，是选用低介电常数的low k的材料作为介电材料。单纯采用铜来代替铝作为互联材料可以降低RC 大约40%，而low k能够降低成本RC的程度则决定于选择材料的k值大小。Low k 技术还初于初期的研发阶段和试产阶段，目前还面临着一些集成(Intergration)问题，将是未来发展，特别是在90纳米技术及以下的结点上，一个重要的趋势。

半导体制程实务上有四个关键，也可以是四大模块:

1.光罩制程:将线路设计模式化的角色

2.芯圆制程:将线路模式具体化的角色

3.封装制程:处理芯圆至芯片化的角色

4.终测制程:明确线路的功能化的角色

---