1 试验概述
试验晶片为采用金属有机化学气相淀积（MOCVD）方法，在2英寸（50mm）蓝宝石衬底上生长的GaN基LED外延结构[1-2]。外延生长完成后，首先通过高倍金相显微镜检查外延层表面形貌，再用Bede-Q2000双晶X光衍射（DMXRD）仪对选定外延片晶格结构特性进行分析测试。然后采用常规的GaN-LED芯片工艺，将外延片制成330μm×300μm的LED芯片，其典型的外延材料和芯片结构如图1。采用LED-617型光电参数测试仪，进行芯片光电参数测试。用环氧树脂将管芯封装成蘑菇状Φ5mm的LED单灯器件供可靠性试验。LED器件参数采用SPC-4000LED光电参数测试仪测量，ESD试验则采用ETS910静电模拟发生器考核器件抗静电能力，而样品电老化试验则在自己研制的恒流老化仪上进行。
2 外延与芯片检测
在外延片表面外观检查中，选取较为典型的外观作为样片进行跟踪对比分析：外延片样品（Ep1）表面存在明显缺陷（图2），同时在（Ep1）这一炉次中和其他正常炉次中各选取一片表面无明显缺陷样品（Ep2和Ep3），以便跟踪对比分析。
2．1 X射线双晶衍射（XRD）分析
对于外延材料质量的评估，除检查表观特征外，可用X射线双晶衍射方法、光致发光谱（PL）、霍尔效应测试等对外延片晶体质量进行检测。其中X射线双晶衍射方法具有独特的优点，即可以无损伤、准确、制样简单地进行材料检测，可精确地确定晶格结构参数，尤其是晶格应变，特别适合测量外延晶片的结构特性。因此，本文选择了缺陷附近和远离缺陷两类区域，通过测量其双晶回摆曲线，以了解外延层晶格常数的微小差异、晶格扭曲、微小应变、缺陷附近的应力场情况以及晶片的d性或范性弯曲等特征[3]。图3为Ep1-1缺陷附近的回摆曲线。其中主峰为GaN外延层的（0002）衍射峰，其左右两侧InGaN多量子阱的衍射峰依然清晰，可见双晶回摆曲线是缺陷附近晶格结构参数的整体效果。
详细比较其他区域和其他晶片的双晶回摆曲线，容易观察到GaN（0002）衍射主峰半峰宽的差异，测试结果见表1。缺陷附近半峰宽明显大于远离缺陷区域和正常晶片，晶格失配较正常严重，表明缺陷不只影响观察到如图2所示的1mm大小区域，它将导致其附近区域晶格的畸变。
2．2 芯片光参数分布图
将外延样片按常规的GaN-LED芯片工艺，同批生产制成330μm×300μm的芯片管芯，采用LED-617型光电参数测试仪进行光电参数测试，输出相应参数分布图。其中Ep2、Ep3对应的电致发光（EL）分布未见异常，而样片Ep1的（EL）分布如图4所示。从图4（a）清晰显示，发光强度随离开样片中心区域而减弱，多数不发光区域位于样片边沿；最为显著的不发光区域与样片制成管芯前缺陷区域一致，如图中所标，不发光区域尺度明显大于外延层缺陷的表观尺度，可见外延片中的缺陷将直接导致周边区域管芯的失效。而其他区域管芯波长分布较均匀，如图4（b）所示。由于发光波长取决于外延层中多量子阱宽度和势垒的高度，管芯波长分布的均匀性反应了外延工艺过程的精确性。综合上述两方面的结果，可以认为，外延层的缺陷起始于衬底，如果外延过程未能得到抑制，它造成缺陷及附近外延层所制成的LED芯片丧失发光特性；此外区域虽然失配严重，但芯片光电参数未见异常。
3 可靠性试验结果的验证与分析
按照设定的试验分析比较方案，分别从三片对应外延片中抽取合格芯片样品，进行可靠性分析试验。芯片样品组Cp1-1抽自Ep1-1外观缺陷片缺陷附近区域的参数正常芯片；样品组Cp1-2分别抽自Ep1-2外观缺陷片远离缺陷区域的上下左右四个区域；样品组Cp2和Cp3分别抽自Ep2和Ep3的上下左右四个区域。同时封装成器件后，进行可靠性试验，其中一组进行抗静电能力试验，两组做电老化加速寿命试验。
3．1 对抗静电能力试验的影响[4]
静电放电（ESD）容易引起GaN基发光二极管pn结的击穿，造成器件失效，因此抗静电能力的高低直接体现LED器件可靠性。采用晶体管图示仪作为试验前后的电性能参数测试，ETS910静电模拟发生器对待测样品进行放电，条件为标准人体模型，正反向连续放电3次，间隙为1s，测试结果（表2）表明，当静电电压较低时，所有样品的抗静电能力未见差别，但随着电压的上升，差别明显加大。取自Ep1-1外观缺陷片缺陷附近区域的样品Cp1-1组的抗静电能力最差，而其他三组差别不明显。
在外延材料结构中，InGaN有源层的势阱、势垒的宽度窄，器件ESD失效机理相对复杂[5]，试验结果统计显示，晶体质量较差、失配严重所对应的器件被静电击穿而失效的概率较其他器件要大得多。可见当器件受到静电冲击时，外延结构晶体中的缺陷及其附近晶格畸变严重和位错密度高的薄弱位置将容易被击穿。
3．2 电老化试验[6]
发光二极管的退化主要包括管芯和环氧树脂等缓慢退化。在本文的试验中，环氧树脂退化的影响将尽可能降低。由于GaN基LED可靠性水平的不断提高，其超长的工作寿命，已不可能通过正常应力条件下的寿命试验来验证，故采用两种加速条件进行老化试验：①采用高温恒流的高恒定热电应力加速老化试验，试验条件为正向电流40mA，环境温度60℃，时间96h，其试验结果见表3；②采用高恒定电流应力加速老化试验，试验条件为正向电流30mA，环境温度25℃，时间1008h，结果见表4。光通量退化曲线如图5所示。
试验结果表明，四组样品光输出退化趋势基本相似，体现样品器件的电老化总体综合情况，其之间的差异是由芯片造成的。无论是高温恒流加速老化或者是高恒定电流老化试验，取自Ep1-1外观缺陷片缺陷附近区域的样品Cp1-1组的光衰都最大，因所有样品的封装条件一样，故器件光输出退化速率的差别应为管芯所造成。由于缺陷对载流子具有较强的俘获作用，在有源层中形成无辐射复合中心，使光效降低，而注入载流子的无辐射复合又使能量转化为晶格振动，导致缺陷和位错等造成载流子泄漏和非辐射复合中心的增多，使得器件内量子效率下降速率加快[7]。
半导体器件的特性和稳定性可靠性与半导体表面性质有很密切的关系。为了避免因环境和其他外界因素对器件的影响，除了将芯片封入一个特制的气密性很好的外壳外，还需要在芯片表面覆盖一层保护膜。这种形成表面保护膜和为克服表面缺陷而采用的工艺统称为表面钝化工艺。钝化，除了通常意义上的“保护”作用外，还有着明确的特定的微电子学物理意义，这就是钝化层对以Na+为代表的可动电荷有着阻挡、固定和提取的作用。
非晶态半导体与晶态相比较，其中存在大量的缺陷。这些缺陷在禁带之中引入一系列局域能级，它们对非晶态半导体的电学和光学性质有着重要的影响。四面体键非晶态半导体和硫系玻璃，这两类非晶态半导体的缺陷有着显著的差别。
非晶硅中的缺陷主要是空位、微空洞。硅原子外层有四个价电子，正常情况应与近邻的四个硅原子形成四个共价键。存在有空位和微空洞使得有些硅原子周围四个近邻原子不足，而产生一些悬挂键，在中性悬挂键上有一个未成键的电子。悬挂键还有两种可能的带电状态：释放未成键的电子成为正电中心，这是施主态；接受第二个电子成为负电中心，这是受主态。它们对应的能级在禁带之中，分别称为施主和受主能级。因为受主态表示悬挂键上有两个电子占据的情况，两个电子间的库仑排斥作用，使得受主能级位置高于施主能级，称为正相关能。因此在一般情况下，悬挂键保持只有一个电子占据的中性状态，在实验中观察到悬挂键上未配对电子的自旋共振。1975年斯皮尔等人利用硅烷辉光放电的方法，首先实现非晶硅的掺杂效应，就是因为用这种办法制备的非晶硅中含有大量的氢，氢与悬挂键结合大大减少了缺陷态的数目。这些缺陷同时是有效的复合中心。为了提高非平衡载流子的寿命，也必须降低缺陷态密度。因此，控制非晶硅中的缺陷，成为目前材料制备中的关键问题之一。
硫系玻璃中缺陷的形式不是简单的悬挂键,而是换价对。最初,人们发现硫系玻璃与非晶硅不同，观察不到缺陷态上电子的自旋共振，针对这表面上的反常现象，莫脱等人根据安德森的负相关能的设想,提出了MDS模型。当缺陷态上占据两个电子时，会引起点阵的畸变，若由于畸变降低的能量超过电子间库仑排斥作用能，则表现出有负的相关能，这就意味着受主能级位于施主能级之下。用 D、D、D 分别代表缺陷上不占有、占有一个、占有两个电子的状态，负相关能意味着：
2D ─→ D+D
是放热的。因而缺陷主要以D、D形式存在，不存在未配对电子，所以没有电子的自旋共振。不少人对D、D、D缺陷的结构作了分析。以非晶态硒为例，硒有六个价电子，可以形成两个共价键，通常呈链状结构，另外有两个未成键的 p电子称为孤对电子。在链的端点处相当于有一个中性悬挂键，这个悬挂键很可能发生畸变，与邻近的孤对电子成键并放出一个电子（形成D），放出的电子与另一悬挂键结合成一对孤对电子(形成D)，如图5所示。因此又称这种D、D为换价对。由于库仑吸引作用，使得D、D通常是成对地紧密靠在一起，形成紧密换价对。硫系玻璃中成键方式只要有很小变化就可以形成一组紧密换价对,如图6所示，它只需很小的能量，有自增强效应，因而这种缺陷的浓度通常是很高的。利用换价对模型可以解释硫属非晶态半导体的光致发光光谱、光致电子自旋共振等一系列实验现象。
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）